This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Docket No. 203930US6

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Hiroaki FUKUDA, et al.

GAU:

SERIAL NO: New Application

EXAMINER:

FILED:

Herewith

FOR:

SIMD TYPE PROCESSOR, METHOD AND APPARATUS FOR PARALLEL PROCESSING, DEVICES THAT USE THE SIMD TYPE PROCESSOR OR THE PARALLEL PROCESSING APPARATUS, METHOD AND

APPARATUS FOR IMAGE PROCESSING, COMPUTER PRODUCT

REQUEST FOR PRIORITY

ASSISTANT COMMISSIONER FOR PATENTS WASHINGTON, D.C. 20231

SIR:

- ☐ Full benefit of the filing date of U.S. Application Serial Number, filed, is claimed pursuant to the provisions of 35 U.S.C. §120.
- ☐ Full benefit of the filing date of U.S. Provisional Application Serial Number, filed, is claimed pursuant to the provisions of 35 U.S.C. §119(e).
- Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.

In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:

COUNTRY

APPLICATION NUMBER

MONTH/DAY/YEAR

Japan

2000-087580

March 27, 2000

Certified copies of the corresponding Convention Application(s)

- are submitted herewith
- will be submitted prior to payment of the Final Fee
- were filed in prior application Serial No. filed
- were submitted to the International Bureau in PCT Application Number. Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.
- (A) Application Serial No.(s) were filed in prior application Serial No. filed; and
 - (B) Application Serial No.(s)
 - are submitted herewith
 - will be submitted prior to payment of the Final Fee

Respectfully Submitted,

OBLON, SPIVAK, McCLELLAND,

MAIER & NEUSTADT, P.C.

Gregory J. Maier

Registration No. 25,599 C. Irvin McClelland

Registration Number 21,124

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 10/98)

日本国特許庁 PATENT OFFICE JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 3月27日

出 額 番 号 Application Number:


特願2000-087580

株式会社リコー

2000年12月15日

特許庁長官 Commissioner, Patent Office





【書類名】

特許願

【整理番号】

9906978

【提出日】

平成12年 3月27日

【あて先】

ķ

特許庁長官殿

【国際特許分類】

H04N 1/40

【発明の名称】

SIMD型プロセッサー、並列処理装置、画像処理装置

、複写機、プリンター、ファクシミリ装置、スキャナー

、並列処理方法、画像処理方法およびその方法をコンピ

ユータに実行させるプログラムを記録したコンピュータ

読み取り可能な記録媒体

【請求項の数】

29

【発明者】

【住所又は居所】

東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】

福田 拓章

【発明者】

【住所又は居所】

東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】

波塚 義幸

【発明者】

【住所又は居所】

東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】

高橋 祐二

【発明者】

【住所又は居所】

東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】

野水 泰之

【発明者】

【住所又は居所】

東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】

吉澤 史男

【発明者】

【住所又は居所】

東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】

樗木 杉髙

【発明者】

【住所又は居所】 東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】 刀根 剛治

【発明者】

【住所又は居所】 東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】 石井 理恵

【発明者】

【住所又は居所】 東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】 宮崎 秀人

【発明者】

【住所又は居所】 東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】 宮崎 慎也

【発明者】

【住所又は居所】 東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】 川本 啓之

【特許出願人】

【識別番号】 000006747

【氏名又は名称】 株式会社リコー

【代理人】

【識別番号】 100104190

【弁理士】

【氏名又は名称】 酒井 昭徳

【手数料の表示】

【予納台帳番号】 041759

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9810808

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 SIMD型プロセッサー、並列処理装置、画像処理装置、複写機、プリンター、ファクシミリ装置、スキャナー、並列処理方法、画像処理方法 およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ 読み取り可能な記録媒体

【特許請求の範囲】

【請求項1】 与えられたデータに対して演算処理を施す演算手段を複数用いて並列処理をおこなう並列処理手段と、

前記並列処理手段に対して演算処理されるべきデータを付与するデータ付与手 段と、

前記演算手段のそれぞれに対して前記演算処理を施すための同一の命令を付与 する命令付与手段と、

前記並列処理手段において並列処理されるべき他の並列処理がある旨の割込要求を入力する入力手段と、

前記入力手段により入力された割込要求にかかる並列処理である割込処理をお こなうべきか否かを判断する判断手段と、

前記判断手段により前記割込処理をおこなうべきと判断された場合に、前記並 列処理手段によりおこなわれている並列処理を中断する中断手段と、

前記データ付与手段と前記命令付与手段とを制御して、前記中断手段により中断された並列処理に替えて、前記割込処理において演算処理されるべきデータを前記並列処理手段へ付与し、前記割込処理をおこなうために必要な同一の命令を前記演算手段のそれぞれに付与する制御手段と、

を備えたことを特徴とするSIMD型プロセッサー。

【請求項2】 さらに、前記命令を格納する命令格納手段を備えたことを特徴とする請求項1に記載のSIMD型プロセッサー。

【請求項3】 さらに、前記中断手段により中断された時点のデータおよび 命令から構成される中断情報を格納する格納手段と、前記割込処理が終了したか 否かを検知する検知手段と、前記検知手段により前記割込処理が終了したと検知 された場合に、前記格納手段により格納された前記中断情報を元の場所に送信す る送信手段と、を備えたことを特徴とする請求項1または2に記載のSIMD型プロセッサー。

【請求項4】 さらに、プログラムカウンタ、および、前記演算手段において使用されるアキュムレータを備え、前記命令格納手段により格納された命令は前記プログラムカウンタにより指定され、前記演算手段は前記アキュムレータを用いて前記演算処理を施すことを特徴とする請求項2または3に記載のSIMD型プロセッサー。

【請求項5】 さらに、プログラムカウンタ、前記演算手段において使用されるアキュムレータおよびレジスター、並びに、前記データ付与手段により付与されたデータを格納するデータレジスターを備え、前記中断情報は、前記中断手段により中断された時点のプログラムカウンタ値、アキュムレータおよびレジスターの内容、並びに、データレジスターに格納されたデータから構成されたことを特徴とする請求項3に記載のSIMD型プロセッサー。

【請求項6】 前記演算手段により施される演算処理に必要な各種パラメーターデータを前記格納手段に格納したことを特徴とする請求項3に記載のSIM D型プロセッサー。

【請求項7】 与えられたデータに対して演算処理を施す演算手段を複数用いて並列処理をおこなう並列処理手段と、

前記並列処理手段に対して演算処理されるべきデータを付与するデータ付与手 段と、

前記演算手段のそれぞれに対して前記演算処理を施すための同一の命令を付与 する命令付与手段と、

前記並列処理手段において並列処理されるべき他の並列処理がある旨の割込要求を入力する入力手段と、

前記入力手段により入力された割込要求にかかる並列処理である割込処理をお こなうべきか否かを判断する判断手段と、

前記判断手段により前記割込処理をおこなうべきと判断された場合に、前記並 列処理手段によりおこなわれている並列処理を中断する中断手段と、

前記データ付与手段と前記命令付与手段とを制御して、前記中断手段により中

断された並列処理に替えて、前記割込処理において演算処理されるべきデータを 前記並列処理手段へ付与し、前記割込処理をおこなうために必要な同一の命令を 前記演算手段のそれぞれに付与する制御手段と、

を備えたことを特徴とする並列処理装置。

【請求項8】 さらに、前記命令を格納する命令格納手段を備えたことを特徴とする請求項7に記載の並列処理装置。

【請求項9】 さらに、前記中断手段により中断された時点のデータおよび命令から構成される中断情報を格納する格納手段と、前記割込処理が終了したか否かを検知する検知手段と、前記検知手段により前記割込処理が終了したと検知された場合に、前記格納手段により格納された前記中断情報を元の場所に送信する送信手段と、を備えたことを特徴とする請求項7または8に記載の並列処理装置。

【請求項10】 さらに、プログラムカウンタ、および、前記演算手段において使用されるアキュムレータを備え、前記命令格納手段により格納された命令は前記プログラムカウンタにより指定され、前記演算手段は前記アキュムレータを用いて前記演算処理を施すことを特徴とする請求項7または8に記載の並列処理装置。

【請求項11】 さらに、プログラムカウンタ、前記演算手段において使用 されるアキュムレータおよびレジスター、並びに、前記データ付与手段により付 与されたデータを格納するデータレジスターを備え、前記中断情報は、前記中断 手段により中断された時点のプログラムカウンタ値、アキュムレータおよびレジ スターの内容、並びに、データレジスターに格納されたデータから構成されたことを特徴とする請求項9に記載の並列処理装置。

【請求項12】 前記演算手段により施される演算処理に必要な各種パラメーターデータを前記格納手段に格納したことを特徴とする請求項9に記載の並列処理装置。

【請求項13】 画像データを読み取る画像読取手段および/または画像メモリーを制御して画像データの書込み/読出しをおこなう画像メモリー制御手段および/または画像データを転写紙等に書き込む画像書込手段と、

画像データに対し加工編集等の画像処理を施す画像処理手段に接続し、

前記画像読取手段により読み取られた第1の画像データ、前記画像メモリー制御手段により読み出された第2の画像データおよび前記画像処理手段により画像処理が施された第3の画像データのうち、少なくとも前記第3の画像データを受信し、

前記第1の画像データ、前記第2の画像データおよび前記第3の画像データの うち、少なくとも前記第3の画像データを前記画像メモリー制御手段へおよび/ または前記画像処理手段へおよび/または前記画像書込手段へ送信する画像デー タ制御手段を備え、

前記各手段のうち少なくとも前記画像処理手段に請求項1~6のいずれか一つに記載のSIMD型プロセッサーもしくは請求項7~12のいずれか一つに記載の並列処理装置を備えたことを特徴とする画像処理装置。

【請求項14】 画像データを読み取る画像読取手段および/または画像データを転写紙等に書き込む画像書込手段と、

画像データに対し加工編集等の画像処理を施す画像処理手段に接続し、

前記画像読取手段により読み取られた第1の画像データと前記画像処理手段により画像処理が施された第2の画像データのうち、少なくとも前記第2の画像データを受信し、

前記第1の画像データと第2の画像データのうち、少なくとも前記第2の画像 データを画像メモリーに記憶するとともに、前記画像メモリーに記憶されている 画像データを前記画像処理手段へおよび/または前記画像書込手段へ送信する画 像メモリー制御手段を備え、

前記各手段のうち少なくとも前記画像処理手段に請求項1~6のいずれか一つに記載のSIMD型プロセッサーもしくは請求項7~12のいずれか一つに記載の並列処理装置を備えたことを特徴とする画像処理装置。

【請求項15】 前記画像メモリー制御手段は、画像データ制御手段を介して、前記画像処理手段と、前記画像読取手段および/または前記画像書込手段に接続し、

前記画像データ制御手段は、前記画像メモリー制御手段と、前記画像処理手段

と、前記画像読取手段および/または前記画像書込手段との間の画像データの送 受信をおこなうことを特徴とする請求項14に記載の画像処理装置。

【請求項16】 画像データを読み取る画像読取手段および/または画像メモリーを制御して画像データの書込み/読出しをおこなう画像メモリー制御手段および/または画像データを転写紙等に書き込む画像書込手段に接続し、

前記画像読取手段により読み取られた第1の画像データおよび/または前記画像メモリー制御手段により読み出された第2の画像データを受信し、

前記第1の画像データおよび/または第2の画像データに対し加工編集等の画像処理を施すとともに、前記画像処理が施された画像データを前記画像メモリー制御手段へおよび/または前記画像書込手段へ送信する画像処理手段を備え、

前記各手段のうち少なくとも前記画像処理手段に請求項1~6のいずれか一つに記載のSIMD型プロセッサーもしくは請求項7~12のいずれか一つに記載の並列処理装置を備えたことを特徴とする画像処理装置。

【請求項17】 前記画像処理手段は、画像データ制御手段を介して、前記画像読取手段および/または前記画像メモリー制御手段および/または前記画像 書込手段に接続し、

前記画像データ制御手段は、前記画像処理手段と、前記画像読取手段および/ または前記画像メモリー制御手段および/または前記画像書込手段との間の画像 データの送受信をおこなうことを特徴とする請求項16に記載の画像処理装置。

【請求項18】 前記画像メモリー制御手段および/または前記画像データ制御手段に接続し、ファクシミリ画像の送受信をおこなうファクシミリ制御手段を備えたことを特徴とする請求項13~17のいずれか一つに記載の画像処理装置。

【請求項19】 前記画像読取手段および/または前記画像データ制御手段および/または前記画像メモリー制御手段および/または前記画像処理手段および/または前記画像書込手段および/または前記ファクシミリ制御手段をそれぞれ独立のユニットとして構成したことを特徴とする請求項13~18のいずれか一つに記載の画像処理装置。

【請求項20】 請求項1~6のいずれか一つに記載のSIMD型プロセッ

サーもしくは請求項7~12のいずれか一つに記載の並列処理装置を備えたことを特徴とする複写機。

【請求項21】 請求項1~6のいずれか一つに記載のSIMD型プロセッサーもしくは請求項7~12のいずれか一つに記載の並列処理装置を備えたことを特徴とするプリンター。

【請求項22】 請求項1~6のいずれか一つに記載のSIMD型プロセッサーもしくは請求項7~12のいずれか一つに記載の並列処理装置を備えたことを特徴とするファクシミリ装置。

【請求項23】 請求項1~6のいずれか一つに記載のSIMD型プロセッサーもしくは請求項7~12のいずれか一つに記載の並列処理装置を備えたことを特徴とするスキャナー。

【請求項24】 並列処理が施されるべきデータを付与するデータ付与工程と、

並列処理を施すために必要な命令を付与する命令付与工程と、

前記データ付与工程により付与されたデータに対して前記命令付与工程により 付与された命令に基づいて並列処理を施す並列処理工程と、

前記並列処理工程において並列処理が施されている際に、並列処理されるべき 他の並列処理がある旨の割込要求を入力する入力工程と、

前記入力工程により入力された割込要求にかかる並列処理である割込処理を施 すべきか否かを判断する判断工程と、

前記判断工程により前記割込処理を施すべきと判断された場合に、前記並列処理工程により施されている並列処理を中断する中断工程と、

前記中断工程により中断された並列処理に替えて、前記割込処理において並列 処理が施されるべきデータと前記割込処理を施すために必要な命令を付与する置 換工程と、

を含んだことを特徴とする並列処理方法。

【請求項25】 さらに、前記中断工程により中断された時点のデータおよび命令を退避する退避工程と、

前記割込処理が終了したか否かを検知する検知工程と、

前記検知工程により前記割込処理が終了したと検知された場合に、前記退避工程により退避されたデータおよび命令を前記中断工程により中断された時点の状態に復帰する復帰工程と、

を含んだことを特徴とする請求項24に記載の並列処理方法。

【請求項26】 画像データの読取処理、蓄積処理、画像(加工編集)処理、書込処理、送受信処理等、画像データに対する異なる処理をするための複数種の処理ユニットのうち、いずれかの処理ユニットから画像データを受信する画像データ受信工程と、

前記画像データ受信工程により受信した画像データに対する処理の内容に関する情報を含む画像データ制御情報を取得する画像データ制御情報取得工程と、

前記画像データ制御情報取得工程により取得した画像データ制御情報に基づいて、前記画像データ受信工程により受信した画像データを送信する送信先処理ユニットを決定する送信先処理ユニット決定工程と、

前記送信先処理ユニット決定工程により決定された送信先処理ユニットへ前記 画像データを送信する送信工程と、

を含み、

さらに、前記複数種の処理ユニットのうち、少なくとも、一つの処理ユニット における画像データに対する処理について前記請求項24または25に記載の並 列処理方法を含んだことを特徴とする画像処理方法。

【請求項27】 さらに、前記画像データ制御情報を入力する制御情報入力 工程を含み、

前記画像データ制御情報取得工程は、前記制御情報入力工程により入力された 画像データ制御情報を取得することを特徴とする請求項26に記載の画像処理方 法。

【請求項28】 画像データに対する情報劣化を補正する補正処理、もしくは、前記補正処理により補正された画像データまたは画像データに対して作像特性に対応した画質処理に前記画像処理方法を使用したことを特徴とする請求項26または27に記載の画像処理方法。

【請求項29】 前記請求項24~28のいずれか一つに記載された方法を

コンピュータに実行させるプログラムを記録したことを特徴とするコンピュータ 読み取り可能な記録媒体。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、SIMD型プロセッサー、並列処理装置、画像処理装置、複写機、プリンター、ファクシミリ装置、スキャナー、並列処理方法、画像処理方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体に関し、特に、優先順位の高い並列処理を優先的におこなうSIMD型プロセッサー、並列処理装置、画像処理装置、複写機、プリンター、ファクシミリ装置、スキャナー、並列処理方法、画像処理方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体に関する。

[0002]

【従来の技術】

従来、コンピュータにおける各種処理はプロセッサーにおいておこなわれ、プロセッサーでは、実行すべき命令をメモリーから取り込み(フェッチし)、命令を解読し(デコードし)、解読された命令を実行するという手順、すなわち命令セットを多数回繰り返すものであった。この命令セットを種々組み合わせることによりプログラムにしたがった所望の処理をおこなうことが可能となる。

[0003]

すなわち、従来のプロセッサーは、単一のデータの流れを処理する単一の命令 の流れを作りだし、単純な命令に基づく処理サイクルを多数回繰り返し、その演 算内容を組み合わせることにより、複雑な処理を実行することを可能としたもの である。このような処理方式はノイマン型として知られている。

[0004]

図32は、従来のプロセッサーにおける演算処理の中心となる部分の一例を示した概略ブロック図である。プロセッサー3200は、ALU (Arithme tic Logic Unit:演算論理ユニット)3201とレジスター32

02からなる実行ユニット3203と、実行ユニット3203に処理命令を与え、また、実行ユニット3203等を制御するコントローラー3204とを含む。 プロセッサー3200はプロセッサー外部から処理対象となるデータを入力し、 また、処理されたデータを出力する。

[0005]

ノイマン型の処理をおこなうプロセッサーは、メモリーに格納されたデータや、過去の計算結果を反映させてつぎの処理をおこなう逐次型の処理をおこなう場合に有効な処理方式となっている。ここで、ノイマン型の処理をおこなうプロセッサーを適用した例として各種の画像処理をおこなうデジタル複合機について説明する。

[0006]

図33は、従来技術にかかるデジタル複合機のハードウエア構成の一例を示したブロック図である。図33に示したように、デジタル複合機は、読み取りユニット3301、画像処理ユニット3302、ビデオ制御部3303、書き込みユニット3304の一連の各構成部、さらにメモリー制御ユニット3305およびメモリー・モジュール3306によって形成される複写機を構成する部分(複写機部分)と、マザーボード3311を介して、追加的にファクシミリ制御ユニット3312、プリンター制御ユニット3313、スキャナー制御ユニット3314等のユニットが接続されることによって、デジタル複合機としての各機能を実現している。

[0007]

したがって、複写機としての機能を実現する複写機部分は、読み取りユニット3301、画像処理ユニット3302、ビデオ制御部3303、書き込みユニット3304の各構成部については、システム・コントローラー3307、RAM3308、ROM3309によって各構成部の一連の動作が制御されているのに対し、ファクシミリ制御ユニット3312、プリンター制御ユニット3313、スキャナー制御ユニット3314等の各ユニットは、複写機における確立された一連の動作の一部を利用することにより各ユニットの機能を実現するものであった。

[0008]

換言すると、上記一連の構成部による一つのシステムとして確立している複写機部分にファクシミリ制御ユニット3312、プリンター制御ユニット3313、スキャナー制御ユニット3314をアドオンすることにより、デジタル複合機の機能を実現するものであった。これは、上記一連の構成部をASIC(Application Specific Integrated Circuit)等のハードウエアにより構成することにより、処理速度を重視する(処理の高速化を図る)という背景によるものであった。

[0009]

画像処理についていうと、画像処理ユニット3302、ファクシミリ制御ユニット3312、プリンター制御ユニット3313等それぞれのユニットで処理がおこなわれるが、装置構成によっては、たとえばファクシミリ制御ユニット3312から入力した画像データを画像処理ユニット3302に転送して、画像処理ユニット3302で処理を分担する場合もある。

[0010]

このとき、逐次型のプロセッサーにおいては、割込要求があるか否かを監視して優先順位の高い処理を優先して処理することが可能である。これは、ALUが一つであるため、つぎにどの命令をおこなうべきかといった判断が常に必要であるからである。したがって、従来の逐次型のプロセッサーを適用することにより、デジタル複合機で複数の処理要求が競合した場合であっても、効率的に画像処理をおこなうことが可能となっている。

[0011]

このようなデジタル複合機の例としては、たとえば、特開平6-110704 号公報「複合型情報処理装置の割込制御方式」や、特開平9-55821号公報 「画像処理装置」が知られており、利用効率や業務上の効率が図られている。

[0012]

一方、ノイマン型の処理方式と異なり、複数のプロセッサーエレメント (PE) に同一の命令を与え、異なったデータの流れを処理する処理方式も考えられている。このような、一つの命令サイクルで一つのベクトルを処理する処理方式は

SIMD (Single Instruction Stream Multiple Data Stream)型として分類され、いわゆる並列計算に有効な処理方式である。このSIMD型の処理を効率的に実行するプロセッサーをSIMD型プロセッサーと称することとする。

[0013]

図34は、SIMD型プロセッサーの演算処理の中心となる部分の一例を示した概略プロック図である。SIMD型プロセッサー3400は、ALU3401とレジスター3402からなる実行ユニット3403を複数有し、複数の実行ユニット3403に同一の処理命令を与え、また、実行ユニット3403等を制御するコントローラー3404とを含む。SIMD型プロセッサー3400は外部から処理対象となるひとまとまりのデータを入力し、処理されたひとまとまりのデータを出力する。

[0014]

SIMD型プロセッサーは、たとえば、多数の画素から構成される画像データなど、同等の多数のデータ(ベクトルデータ)を一括して処理する際に計算時間が短縮されるなどの利点がある。たとえば、近年では、デジタルカメラの高画素化など、同等の処理を施すべき画素データが増大する傾向にある。一般的に、SIMD型プロセッサーは、同一の処理を施す場合においては画素数が多くなればなるほどノイマン型のプロセッサーを使用した場合と比較して処理が高速となるという利点があり、デジタルカメラの画像データの処理等に適する。

[0015]

したがって、図33のデジタル複合機でいえば、プリンター制御ユニット33 13に送られてきたデータが多数画素のデータである場合には、プリンター制御 ユニット3313にSIMD型プロセッサーを配して、高速に画像処理をおこな うことが可能である。

[0016]

【発明が解決しようとする課題】

しかしながら、従来のSIMD型プロセッサーおよびデジタル複合機は以下の問題点があった。まず、従来のデジタル複合機においては、上述のとおり複写機

部分が一つのシステムとして確立していることから、ファクシミリ制御ユニット3312、プリンター制御ユニット3313、スキャナー制御ユニット3314等、上記複写機部分に接続されたユニットについては、各機能を実現するために復写機部分とは別個にそれぞれ独立してシステムを構築しなければならないという問題点があった。

[0017]

したがって、各制御ユニットでは、重複した装置構成を有し無駄があるという 問題点があった。たとえば、ファクシミリ制御ユニット3312では、ある程度 画像処理をおこない、その加工されたデータをビデオ制御部3303を介して書 き込みユニット3304で記録紙に書き込むことがあった。このような画像処理 のうち、いくつかの画像処理は画像処理ユニット3302でもおこなわれるもの であり、同等の処理をおこなう重複した装置構成を有するという無駄が発生して いた。

[0018]

また、このような重複した装置構成は画像処理に関してばかりでなく、たとえば、各ユニットの機能を実現するために必要なメモリー・モジュールにおいても存在していた。すなわち、各ユニットが複写機部分の備えているメモリー・モジュール3306を有効に活用せず、各ユニットごとに重複したメモリー・モジュールを備え、装置全体としてのサイズの増大化、コストの増大化を招いてしまうという問題点があった。

[0019]

さらに、上記複写機部分が一つのシステムとして確立していることから、周辺 ユニットの性能向上にともなう機能向上が効率よく図れないという問題点があっ た。したがって、読み取りユニット3301や書き込みユニット3304のみを 変更したい場合、より具体的には、400dpiであった読み取りユニット33 01あるいは書き込みユニット3304を600dpiのものに変更したい場合 に、単にユニットの交換のみの作業では装置全体の機能向上を容易におこなうこ とができないという問題点があった。

[0020]

すなわち、上記複写機部分全体としてすでに400dpiによって読み取り/ 書き込みされるように一連のシステムが確立されてしまっているため、上記のようなユニットを変換する場合は、中間処理のためのしきい値等を変更する必要がある。また、他のユニットについても、600dpiによる読み取り/書き込みができるようにその設定内容を変更しなければならない場合がある。

[0021]

したがって、ASIC等のハードウエアで構成されている場合は、ハードウエア(カスタム化したICやLSI等)そのものを交換しなければならない。それゆえに、周辺ユニットの性能の向上にともない、周辺ユニットを交換するだけでは、装置全体の機能を容易に向上させることができないのである。

[0022]

以上のように、従来のデジタル複合機にあっては、モジュール等の共有化、ユニットごとの交換による機能向上、複数機能の分割等、システムにおける各資源の有効活用を図るという点で最適な制御構成が構築されていないという問題点があった。

[0023]

この問題を解決すべくモジュール等の共有化、機能ユニットの独立化が図れたとして、画像処理を主としておこなう画像処理ユニットを構築する場合を考える。画像処理ユニットは、他の機能ユニットの将来的なバージョンアップに対応するため(取り扱う画素の増大に対応するため)、SIMD型プロセッサーを使用することが有利となる。すなわち、他の画素の処理を待つことなく各画素に同一の処理をおこなうSIMD型プロセッサーを使用することが有利であると考えられる。

[0024]

ここで、SIMD型プロセッサーでは処理が早くおこなえるとの考えから、プログラムが終了するまで演算処理が連続しておこなわれる。これは、ノイマン型のプロセッサーでは、100画素のデータを1画素ずつ逐次的に処理するため、1画素に1単位の時間がかかるとした場合、100単位の時間が必要であるが、SIMD型プロセッサーでは、PEを100個設けたとすると1単位の時間で処

理が終了するので演算処理を連続しておこなっても不都合はないと考えられたからである。

[0025]

しかしながら、プログラムが終了するまで演算処理を続行すると、以下の問題が発生する。すなわち、ファクシミリ受信にかかる画像処理をおこなっている際に、複写処理が必要となる場合もあるが、画像処理ユニットにSIMD型プロセッサーを用いる場合は、ファクシミリ受信にかかる画像処理が終わるまで複写処理ができないという問題があった。換言すると、多数の画素からなる画像データを高速に処理させるためにSIMD型プロセッサーを用いたいという要請があっても、現実には、複数処理が競合する場合に、所定の処理が終了するまでつぎの処理がおこなえないという問題点があった。すなわち、効率的な並列処理がおこなえないという問題点があった。

[0.026]

この発明は、上述した従来技術による問題点を解消するため、並列処理を効率的におこなうことが可能なSIMD型プロセッサー、並列処理装置、複写機、プリンター、ファクシミリ装置、スキャナー、並列処理方法、およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体を提供することを目的とする。

[0027]

また、多機能を実現する際のシステムにおける各資源の有効活用を図りつつ、 システム全体として最適な画像処理をおこなうことができる画像処理装置、画像 処理方法、およびその方法をコンピュータに実行させるプログラムを記録したコ ンピュータ読み取り可能な記録媒体を提供することを目的とする。

[0028]

【課題を解決するための手段】

上述した課題を解決し、目的を達成するため、請求項1の発明にかかるSIM D型プロセッサーは、与えられたデータに対して演算処理を施す演算手段を複数 用いて並列処理をおこなう並列処理手段と、前記並列処理手段に対して演算処理 されるべきデータを付与するデータ付与手段と、前記演算手段のそれぞれに対し て前記演算処理を施すための同一の命令を付与する命令付与手段と、前記並列処理手段において並列処理されるべき他の並列処理がある旨の割込要求を入力する入力手段と、前記入力手段により入力された割込要求にかかる並列処理である割込処理をおこなうべきか否かを判断する判断手段と、前記判断手段により前記割込処理をおこなうべきと判断された場合に、前記並列処理手段によりおこなわれている並列処理を中断する中断手段と、前記データ付与手段と前記命令付与手段とを制御して、前記中断手段により中断された並列処理に替えて、前記割込処理において演算処理されるべきデータを前記並列処理手段へ付与し、前記割込処理をおこなうために必要な同一の命令を前記演算手段のそれぞれに付与する制御手段と、を備えたことを特徴とする。

[0029]

この請求項1の発明によれば、処理を即座に中断して割込処理を実行することができる。

[0030]

また、請求項2の発明にかかるSIMD型プロセッサーは、請求項1に記載の発明において、さらに、前記命令を格納する命令格納手段を備えたことを特徴とする。

[0031]

この請求項2の発明によれば、割込処理を含め並列処理に必要な命令をプロゼッサー外部からロードすることなく、割込処理を含め並列処理を即座に実行することができる。

[0032]

また、請求項3の発明にかかるSIMD型プロセッサーは、請求項1または2 に記載の発明において、さらに、前記中断手段により中断された時点のデータお よび命令から構成される中断情報を格納する格納手段と、前記割込処理が終了し たか否かを検知する検知手段と、前記検知手段により前記割込処理が終了したと 検知された場合に、前記格納手段により格納された前記中断情報を元の場所に送 信する送信手段と、を備えたことを特徴とする。

[0033]

この請求項3の発明によれば、中断した処理の状態をプロセッサー内部に即座 に格納し、中断した処理の状態に即座に復帰できる。

[0034]

また、請求項4の発明にかかるSIMD型プロセッサーは、請求項2または3 に記載の発明において、さらに、プログラムカウンタ、および、前記演算手段に おいて使用されるアキュムレータを備え、前記命令格納手段により格納された命 令が前記プログラムカウンタにより指定され、前記演算手段が前記アキュムレー タを用いて前記演算処理を施すことを特徴とする。

[0035]

この請求項4の発明によれば、いわゆる1アドレス方式の処理が可能となり、 命令の長さを短くすることができる。

[0036]

また、請求項5の発明にかかるSIMD型プロセッサーは、請求項3に記載の 発明において、さらに、プログラムカウンタ、前記演算手段において使用される アキュムレータおよびレジスター、並びに、前記データ付与手段により付与され たデータを格納するデータレジスターを備え、前記中断情報が、前記中断手段に より中断された時点のプログラムカウンタ値、アキュムレータおよびレジスター の内容、並びに、データレジスターに格納されたデータから構成されたことを特 徴とする。

[0037]

この請求項5の発明によれば、中断した時点に並列処理されていた処理命令などを改めてデコードすることなく、処理を中断した時点のプロセッサーの状態に 復元することができる。

[0038]

また、請求項6の発明にかかるSIMD型プロセッサーは、請求項3に記載の 発明において、前記演算手段により施される演算処理に必要な各種パラメーター データを前記格納手段に格納したことを特徴とする。

[0039]

この請求項6の発明によれば、プロセッサー構成を簡素化することができる。

[0040]

また、請求項7の発明にかかる並列処理装置は、与えられたデータに対して演算処理を施す演算手段を複数用いて並列処理をおこなう並列処理手段と、前記並列処理手段に対して演算処理されるべきデータを付与するデータ付与手段と、前記演算手段のそれぞれに対して前記演算処理を施すための同一の命令を付与する命令付与手段と、前記並列処理手段において並列処理されるべき他の並列処理がある旨の割込要求を入力する入力手段と、前記入力手段により入力された割込要求にかかる並列処理である割込処理をおこなうべきか否かを判断する判断手段と、前記判断手段により前記割込処理をおこなうべきと判断された場合に、前記並列処理手段によりおこなわれている並列処理を中断する中断手段と、前記データ付与手段と前記命令付与手段とを制御して、前記中断手段により中断された並列処理に替えて、前記割込処理において演算処理されるべきデータを前記並列処理手段へ付与し、前記割込処理をおこなうために必要な同一の命令を前記演算手段のそれぞれに付与する制御手段と、を備えたことを特徴とする。

[0041]

この請求項7の発明によれば、処理を即座に中断して割込処理を実行することができる。これにより、並列処理を効率的におこなうことができる。

[0042]

また、請求項8の発明にかかる並列処理装置は、請求項7に記載の発明において、さらに、前記命令を格納する命令格納手段を備えたことを特徴とする。

[0043]

この請求項8の発明によれば、割込処理を含め並列処理に必要な命令を内蔵して、割込処理を含め並列処理を実行することができる。

[0044]

また、請求項9の発明にかかる並列処理装置は、請求項7または8に記載の発明において、さらに、前記中断手段により中断された時点のデータおよび命令から構成される中断情報を格納する格納手段と、前記割込処理が終了したか否かを検知する検知手段と、前記検知手段により前記割込処理が終了したと検知された場合に、前記格納手段により格納された前記中断情報を元の場所に送信する送信

手段と、を備えたことを特徴とする。

[0045]

この請求項9の発明によれば、中断した処理の状態を計算機内部に格納し、中断した処理の状態に復帰できる。

[0046]

また、請求項10の発明にかかる並列処理装置は、請求項7または8に記載の発明において、さらに、プログラムカウンタ、および、前記演算手段において使用されるアキュムレータを備え、前記命令格納手段により格納された命令が前記プログラムカウンタにより指定され、前記演算手段が前記アキュムレータを用いて前記演算処理を施すことを特徴とする。

[0047]

この請求項10の発明によれば、いわゆる1アドレス方式の処理が可能となり、命令の長さを短くすることができる。

[0048]

また、請求項11の発明にかかる並列処理装置は、請求項9に記載の発明において、さらに、プログラムカウンタ、前記演算手段において使用されるアキュムレータおよびレジスター、並びに、前記データ付与手段により付与されたデータを格納するデータレジスターを備え、前記中断情報が、前記中断手段により中断された時点のプログラムカウンタ値、アキュムレータおよびレジスターの内容、並びに、データレジスターに格納されたデータから構成されたことを特徴とする

[0049]

この請求項11の発明によれば、中断した時点に並列処理されていた処理命令などを改めてデコードすることなく、処理を中断した時点のプロセッサーの状態に復元することができる。

[0050]

また、請求項12の発明にかかる並列処理装置は、請求項9に記載の発明において、前記演算手段により施される演算処理に必要な各種パラメーターデータを 前記格納手段に格納したことを特徴とする。 [0051]

この請求項12の発明によれば、バス管理を簡略化することができる。

[0052]

また、請求項13の発明にかかる画像処理装置は、画像データを読み取る画像 読取手段および/または画像メモリーを制御して画像データの書込み/読出しを おこなう画像メモリー制御手段および/または画像データを転写紙等に書き込む 画像書込手段と、画像データに対し加工編集等の画像処理を施す画像処理手段に接続し、前記画像読取手段により読み取られた第1の画像データ、前記画像メモリー制御手段により読み出された第2の画像データおよび前記画像処理手段により画像処理が施された第3の画像データのうち、少なくとも前記第3の画像データを受信し、前記第1の画像データ、前記第2の画像データおよび前記第3の画像データのうち、少なくとも前記第3の画像データを前記画像メモリー制御手段 へおよび/または前記画像処理手段へおよび/または前記画像処理手段へおよび/または前記画像処理手段に 請求項1~6のいずれか一つに記載のSIMD型プロセッサーもしくは請求項7~12のいずれか一つに記載の並列処理装置を備えたことを特徴とする。

[0053]

この請求項13の発明によれば、割込処理可能なSIMD型プロセッサーもしくは並列処理装置を用いて、画像データの処理パフォーマンスの最適化を図ることができる。

[0054]

また、請求項14の発明にかかる画像処理装置は、画像データを読み取る画像 読取手段および/または画像データを転写紙等に書き込む画像書込手段と、画像 データに対し加工編集等の画像処理を施す画像処理手段に接続し、前記画像読取 手段により読み取られた第1の画像データと前記画像処理手段により画像処理が 施された第2の画像データのうち、少なくとも前記第2の画像データを受信し、 前記第1の画像データと第2の画像データのうち、少なくとも前記第2の画像データを受信し、 でのですると第2の画像データのうち、少なくとも前記第2の画像データを画像メモリーに記憶するとともに、前記画像メモリーに記憶されている画像データを前記画像処理手段へおよび/または前記画像書込手段へ送信する画像 メモリー制御手段を備え、前記各手段のうち少なくとも前記画像処理手段に請求項1~6のいずれか一つに記載のSIMD型プロセッサーもしくは請求項7~1 2のいずれか一つに記載の並列処理装置を備えたことを特徴とする。

[0055]

この請求項14の発明によれば、画像メモリーを有効に活用することができるとともに、割込処理可能なSIMD型プロセッサーもしくは並列処理装置を介して蓄積画像の処理の最適化を図ることができる。

[0056]

また、請求項15の発明にかかる画像処理装置は、請求項14に記載の発明において、前記画像メモリー制御手段が、画像データ制御手段を介して、前記画像処理手段と、前記画像読取手段および/または前記画像書込手段に接続し、前記画像データ制御手段が、前記画像メモリー制御手段と、前記画像処理手段と、前記画像読取手段および/または前記画像書込手段との間の画像データの送受信をおこなうことを特徴とする。

[0057]

この請求項15の発明によれば、画像メモリー制御手段の入出力デバイスへの 適応化を図ることができる。

[0058]

また、請求項16の発明にかかる画像処理装置は、画像データを読み取る画像 読取手段および/または画像メモリーを制御して画像データの書込み/読出しをおこなう画像メモリー制御手段および/または画像データを転写紙等に書き込む 画像書込手段に接続し、前記画像読取手段により読み取られた第1の画像データ および/または前記画像メモリー制御手段により読み出された第2の画像データを受信し、前記第1の画像データおよび/または第2の画像データに対し加工編集等の画像処理を施すとともに、前記画像処理が施された画像データを前記画像メモリー制御手段へおよび/または前記画像型が施された画像データを前記画像 メモリー制御手段へおよび/または前記画像型理が施された画像が一タを前記画像 メモリー制御手段へおよび/または前記画像処理手段に請求項1~6のいずれか一つに記載のSIMD型プロセッサーもしくは請求項7~12のいずれか一つに記載の並列処理装置を備えたことを特徴とする。

[0059]

この請求項16の発明によれば、割込可能なSIMDプロセッサーもしくは並列処理装置を用いて画像処理の最適化を図ることができる。

[0060]

また、請求項17の発明にかかる画像処理装置は、請求項16に記載の画像処理装置において、前記画像処理手段が、画像データ制御手段を介して、前記画像 読取手段および/または前記画像メモリー制御手段および/または前記画像書込手段に接続し、前記画像データ制御手段が、前記画像処理手段と、前記画像読取手段および/または前記画像メモリー制御手段および/または前記画像書込手段との間の画像データの送受信をおこなうことを特徴とする。

[0061]

この請求項17の発明によれば、画像処理の入出力デバイスへの適応化を制御 することができる。

[0062]

また、請求項18の発明にかかる画像処理装置は、請求項13~17のいずれか一つに記載の発明において、前記画像メモリー制御手段および/または前記画像データ制御手段に接続し、ファクシミリ画像の送受信をおこなうファクシミリ制御手段を備えたことを特徴とする。

[0063]

この請求項18の発明によれば、ファクシミリ画像の送受信処理において、画像メモリーを有効活用することができ、入出力される画像データを割込可能なSIMD型プロセッサーもしくは並列処理装置を用いて画像処理することができる

[0064]

また、請求項19の発明にかかる画像処理装置は、請求項13~18のいずれか一つに記載の発明において、前記画像読取手段および/または前記画像データ制御手段および/または前記画像メモリー制御手段および/または前記画像処理手段および/または前記画像書込手段および/または前記ファクシミリ制御手段をそれぞれ独立のユニットとして構成したことを特徴とする。

[0065]

すなわち、請求項19の発明によれば、機器の作り分けを容易におこなうことができ、低コストで多機能なシステムを構築できる。

[0066]

また、請求項20の発明にかかる複写機は、請求項1~6のいずれか一つに記載のSIMD型プロセッサーもしくは請求項7~12のいずれか一つに記載の並列処理装置を備えたことを特徴とする。

[0067]

すなわち、請求項20の発明によれば、画像データを並列処理する複写機に割 込処理を実行させることができる。

[0068]

また、請求項21の発明にかかるプリンターは、請求項1~6のいずれか一つに記載のSIMD型プロセッサーもしくは請求項7~12のいずれか一つに記載の並列処理装置を備えたことを特徴とする。

[0069]

すなわち、請求項21の発明によれば、画像データを並列処理するプリンター に割込処理を実行させることができる。

[0070]

また、請求項22の発明にかかるファクシミリ装置は、請求項1~6のいずれか一つに記載のSIMD型プロセッサーもしくは請求項7~12のいずれか一つに記載の並列処理装置を備えたことを特徴とする。

[0071]

すなわち、請求項22の発明によれば、画像データを並列処理するファクシミリ装置に割込処理を実行させることができる。

[0072]

また、請求項23の発明にかかるスキャナーは、請求項1~6のいずれか一つ に記載のSIMD型プロセッサーもしくは請求項7~12のいずれか一つに記載 の並列処理装置を備えたことを特徴とする。

[0073]

すなわち、請求項23の発明によれば、画像データを並列処理するスキャナー に割込処理を実行させることができる。

[0074]

また、請求項24の発明にかかる並列処理方法は、並列処理が施されるべきデータを付与するデータ付与工程と、並列処理を施すために必要な命令を付与する命令付与工程と、前記データ付与工程により付与されたデータに対して前記命令付与工程により付与された命令に基づいて並列処理を施す並列処理工程と、前記並列処理工程において並列処理が施されている際に、並列処理されるべき他の並列処理がある旨の割込要求を入力する入力工程と、前記入力工程により入力された割込要求にかかる並列処理である割込処理を施すべきか否かを判断する判断工程と、前記判断工程により前記割込処理を施すべきと判断された場合に、前記並列処理工程により施されている並列処理を施すべきと判断された場合に、前記並列処理工程により施されている並列処理を申断する中断工程と、前記中断工程により中断された並列処理に替えて、前記割込処理において並列処理が施されるべきデータと前記割込処理を施すために必要な命令を付与する置換工程と、を含んだことを特徴とする。

[0075]

この請求項24の発明によれば、処理を即座に中断して割込処理を実行することができる。

[0076]

また、請求項25の発明にかかる並列処理方法は、請求項24に記載の発明に おいて、さらに、前記中断工程により中断された時点のデータおよび命令を退避 する退避工程と、前記割込処理が終了したか否かを検知する検知工程と、前記検 知工程により前記割込処理が終了したと検知された場合に、前記退避工程により 退避されたデータおよび命令を前記中断工程により中断された時点の状態に復帰 する復帰工程と、を含んだことを特徴とする。

[0077]

この請求項25の発明によれば、中断した並列処理を退避・復帰することができる。

[0078]

また、請求項26の発明にかかる画像処理方法は、画像データの読取処理、蓄積処理、画像(加工編集)処理、書込処理、送受信処理等、画像データに対する異なる処理をするための複数種の処理ユニットのうち、いずれかの処理ユニットから画像データを受信する画像データ受信工程と、前記画像データ受信工程により受信した画像データに対する処理の内容に関する情報を含む画像データ制御情報を取得する画像データ制御情報取得工程と、前記画像データ制御情報取得工程により取得した画像データ制御情報に基づいて、前記画像データ受信工程により受信した画像データを送信する送信先処理ユニットを決定する送信先処理ユニット決定工程と、前記送信先処理ユニット決定工程により決定された送信先処理ユニットへ前記画像データを送信する送信工程と、を含み、さらに、前記複数種の処理ユニットのうち、少なくとも、一つの処理ユニットにおける画像データに対する処理について前記請求項24または25に記載の並列処理方法を含んだことを特徴とする。

[0079]

この請求項26の発明によれば、実行中の並列処理に替えて割込処理をおこない、画像データの処理パフォーマンスの最適化を図ることができる。

[0080]

また、請求項27の発明にかかる画像処理方法は、請求項26に記載の発明において、さらに、前記画像データ制御情報を入力する制御情報入力工程を含み、前記画像データ制御情報取得工程では、前記制御情報入力工程により入力された画像データ制御情報を取得することを特徴とする。

[0081]

この請求項27の発明によれば、入力された画像データ制御情報により画像データの処理パフォーマンスの最適化を図ることができる。

[0082]

また、請求項28の発明にかかる画像処理方法は、請求項26または27に記載の発明において、画像データに対する情報劣化を補正する補正処理、もしくは、前記補正処理により補正された画像データまたは画像データに対して作像特性に対応した画質処理に前記画像処理方法を使用したことを特徴とする。

[0083]

この請求項28の発明によれば、画像データの画像処理の最適化を図ることができる。

[0084]

また、請求項29に記載の発明にかかる記録媒体は、前記請求項24~28のいずれか一つに記載された方法をコンピュータに実行させるプログラムを記録したことで、そのプログラムを機械読み取り可能となり、これによって、請求項24~28の動作をコンピュータによって実現することができる。

[0085]

【発明の実施の形態】

以下に添付図面を参照して、この発明にかかるSIMD型プロセッサー、並列 処理装置、画像処理装置、複写機、プリンター、ファクシミリ装置、スキャナー 、並列処理方法、画像処理方法およびその方法をコンピュータに実行させるプロ グラムを記録したコンピュータ読み取り可能な記録媒体詳細に説明する。

[0086]

[実施の形態1]

まず、本実施の形態にかかるSIMD型プロセッサーについて説明する。図1は、この発明の本実施の形態にかかるSIMD型プロセッサーの構成の一例を示した図である。SIMD型プロセッサー100は、与えられたデータに対して並列処理をおこなうSIMD型演算部101と、SIMD型演算部101に対して処理すべきデータと命令を付与するグローバルプロセッサー102と、並列処理に必要な命令を格納するプログラムRAM103と、SIMD型演算部101における命令実行に必要となるパラメーターデータを格納し、また、SIMD型演算部101のデータや状態およびグローバルプロセッサー102内のデータや状態を格納するデータRAM104と、から構成される。

[0087]

SIMD型演算部101は、与えられたデータに演算処理を施す複数のALU (Arithmetic Logic Unit:演算論理ユニット) 105と、ALU105で演算処理を施す際に処理対象となるデータを格納するテンポラ

リー・レジスターFと条件レジスターTとからなる一つ一つのALU105に対応したレジスター106と、並列処理されるべき他のデータ群を格納しておくデータレジスターROからRnとから構成される。

[0088]

なお、以降においてデータレジスターR0~Rnを総称してデータレジスター群107と称することとし、ALUはアキュムレータAを含むものとする。また、以降においてALU105とレジスター106とを併せてプロセッサーエレメント(PE)と称することとする。

[0089]

SIMD型プロセッサー100は割込要求を受け付け、必要に応じてSIMD型演算部101の処理を置換する。SIMD型プロセッサー100の動作について割込要求の処理も含めて説明する。図2は、SIMD型プロセッサー100の動作を説明するフローチャートである。グローバルプロセッサー102は、プログラムRAM103に格納されたジョブ1に関する命令をALU105に付与し、また、SIMD型プロセッサー100の外部から処理に必要なデータをテンポラリー・レジスターFに付与する(ステップS201)。

[0090]

ここで、ジョブとはプログラマによって定義され、SIMD型プロセッサー1 00によって実施される仕事の単位をいうものとする。また、グローバルプロセッサー1 02が付与する命令は、全(すべ)てのALU105に同様に分配される。すなわち、単一の命令もしくは命令群を、全(すべ)てのALU105に同等にブロードキャストするので、SIMD型演算部101では並列処理が可能となる。

[0091]

また、グローバルプロセッサー102が付与するデータは、外部からに限ることなく、たとえばALU105に付与する命令にしたがって間接的に、もしくは直接データレジスターR0からテンポラリー・レジスターFに読み出す態様であってもよい。また、使用するデータを複数読み出しておき、あらかじめデータレジスター群107に格納しておいてもよい。

[0092]

ステップS201で付与されたデータおよび命令にしたがって、SIMD型演算部101はジョブ1を実行する(ステップS202)。必要に応じて途中の計算結果をレジスター106やデータレジスター群107に格納してもよい。グローバルプロセッサー102はSIMD型演算部101でジョブ1が終了したか判断する(ステップS203)。

[0093]

ジョブ1が終了したか否かは、プログラムカウンタ値により判断する。プログラムカウンタはジョブ1の処理がどの段階まで進行したかを示す値であるプログラムカウンタ値を格納する専用レジスターであり、グローバルプロセッサー102の中に設けられている(図示せず)。なお、使用の態様によってはSIMD型演算部101内に設けられ、逐次グローバルプロセッサー102が参照してもよい。

[0094]

ジョブ1が終了した場合(ステップS203肯定)、SIMD型プロセッサー100の処理は終了する。ジョブ1が終了していない場合(ステップS203否定)、割込要求があるかを調べる(ステップS204)。ここで、割込要求とはジョブ1で実施される一連のプログラム処理とは異なった別の処理をいう。SIMD型プロセッサー100が特定用途に限られない処理をおこなう場合には、他の処理要求を受け付ける必要が生じ、グローバルプロセッサー102が割込要求の信号を入力する。

[0095]

割込要求がない場合(ステップS204否定)、ステップS202に戻り、ジョブ1を続行する。一方、割込要求があった場合(ステップS204肯定)、割込を許可するか否かを判断する(ステップS205)。判断はグローバルプロセッサー102がおこない、現在処理をしているジョブ1と割込要求にかかる並列処理との優先度との比較において判断する。なお、この優先度は、ジョブ1の処理プログラム内で定義してもよい。また比較には比較テーブルなどを設けて参酌してもよい。

[0096]

割込許可をしない場合(ステップS205否定)、ステップS202に戻りジョブ1を続行する。グローバルプロセッサー102は、割込要求の発信元に、割込要求は破棄された旨の信号を送信してもよい。割込許可をする場合(ステップS205肯定)、グローバルプロセッサー102はジョブ1を中止させる(ステップS206)。中止信号はグローバルプロセッサー102から各ALU105にブロードキャストされる。たとえば割込要求フラグを立てるなどする。ここで、SIMD型演算部101は、各ALU105で同様の処理を同様のタイミングでおこなっているので、ジョブ1が同時に開始できるのと同様に、一斉に処理を中止することが可能である。

[0097]

グローバルプロセッサー102は、割込要求にかかるジョブ2の命令およびデータをSIMD型演算部101に付与する(ステップS207)。ジョブ2の命令はプログラムRAM103に格納されているが、使用の態様によってはSIMD型プロセッサー100の外部から入力してもよい。また、データについてもSIMD型プロセッサー100の外部から入力するが、ジョブ2の内容によってはデータレジスター群107のデータをそのまま使用してもよい。

[0098]

データをSIMD型プロセッサー100の外部のバスから入力するのにある程度の時間がかかる場合は、必要に応じてデータRAM104にまず格納してもよい。これにより、ジョブ1の処理をぎりぎりまで続行でき、また、中止後は速やかにジョブ2のデータをデータレジスター群107に格納することができる。

[0099]

ステップS207でデータおよび命令の付与が終了したらジョブ2を実行する (ステップS208)。なお、ここではジョブ1の実行中にジョブ2の割込要求 があった場合について説明したが、これに限ることなく、ジョブ2の割込処理中 に、別の割込要求が発生した場合の処理についても同様に処理することができる

[0100]

以上説明したように、SIMD型プロセッサー100は、優先順位の高い処理を優先して実行することができるため、汎用のプロセッサーとして利用可能となる。特に、SIMD型プロセッサー100は並列処理をおこなっているので、各PEの処理を同時に終了させ、速やかに割込処理である並列処理を実行可能な状態とすることができる。また、ジョブ2のプログラムがプログラムRAM103内にあるので、ジョブ2の即時実行が可能となるという利点を有する。

[0101]

つぎに、データRAM104を用いてジョブ2の処理終了後にジョブ1を再開する処理の流れについて説明する。図3は、SIMD型プロセッサー100において処理の退避および復帰を説明するフローチャートである。ステップS301からステップS305までは図2に示したステップS201からステップS205までと同様の処理であるので説明を省略する。

[0102]

ステップS305で割込を許可する場合(ステップS305肯定)、ジョブ1の中断情報をデータRAM104に退避する(ステップS306)。中断情報は、、グローバルプロセッサー102内のプログラムカウンタ値と、各PEの内容すなわちALU105のアキュムレータAの内容およびレジスター106の内容と、データレジスター群107の内容とから構成される。中断情報は、いわばSIMD型プロセッサー100のハードコピーであるといえる。中断情報の格納はグローバルプロセッサー102の制御の下におこなわれる。

[0103]

中断情報の格納が終了した場合、図2に示したステップS207およびステップS208と同様に、ジョブ2のデータおよび命令をSIMD型演算部101に付与し(ステップS307)、ジョブ2を実行する(ステップS308)。つぎにジョブ2が終了したか否かを判断する(ステップS309)。ジョブ2が終了したか否かは、プログラムカウンタ値により判断する。

[0104]

ジョブ2が終了していないとき (ステップS309否定) は、ジョブ2を続行する。なお、ジョブ2の続行中にさらに割込処理要求があった場合の処理につい

ては後述する。ジョブ2が終了した場合(ステップS309肯定)、ジョブ1の中断情報を復元する(ステップS310)。復元については、データRAM10 4に格納された中断情報を、それぞれ元の場所に戻すことによりおこなう。この 処理はグローバルプロセッサー102がおこなう。

[0105]

中断情報は、ジョブ1が中断した際の並列処理の中身であるので、中断した時 点から並列処理の続行が可能となる。すなわちステップS310で中断情報を復 元すると、ステップS302に移行することになる。

[0106]

以上が、ジョブ1を退避してジョブ2を実行し、ジョブ2の終了後にジョブ1 を再開する処理手順である。つぎに、ジョブ2を実行中にさらに割込要求があった場合を考える。この割込要求にかかる並列処理をジョブ3と称することとする。ジョブ3を実行する際の処理フローは図3に示した流れと同様である。ジョブ2の中断情報はデータRAM104に格納(スタック)する。

[0107]

図4は、グローバルプロセッサー102の制御の下、ジョブ2の中断情報をデータRAM104に格納する様子を示した模式図であり、図5は、データRAM104に格納した中断情報を復帰させる様子を示した模式図である。ジョブ1とジョブ2ではジョブ2の優先順位が高いと判断されたので、ジョブ3の割込処理が終了した場合は、ジョブ2の中断情報を取り出して処理すべきである。したがってデータRAM104は、図に示したように、スタックメモリーとして後に格納した順から先に読み出すこととすれば、メモリー管理が簡易となる。

[0108]

以上がSIMD型プロセッサー100の処理概要である。つぎに、プログラムRAM103の中身について説明する。図6はプログラムRAM103に格納された処理プログラムの一例を示した図である。プログラムRAM103には、第1のプログラムP1としてジョブ1の処理プログラムが格納されており、第2のプログラムP2としてジョブ1のデータ退避プログラム(ジョブ1の中断情報の格納処理プログラム) P2が格納されており、第3のプログラムとしてジョブ2

3 0

の処理プログラム P 3 が、第 4 のプログラムとしてジョブ 1 のデータ再ロードプログラム(ジョブ 1 の中断情報の復帰プログラム) P 4 が格納されている。なお、 P 4 以降は空き領域である。

[0109]

グローバルプロセッサー102はプログラムカウンタによりプログラムRAM 103に格納されたP1のアドレスを指定して、ジョブ1を実行する。ジョブ2 の割込要求が発生し、割込処理をおこなうと判断した場合はプログラムカウンタを1すすめ、プログラムRAM103に格納されたP2のアドレスを指定して中断処理を実行する。

[0110]

その後は順次プログラムカウンタを進めることによりP3、P4を実行してジョブ2が終了したらジョブ1を中断した時点から再開する。なお、プログラムRAM103には、中断再開の処理順にプログラムが並んでいるがこれに限ることなく、プログラムカウンタ値が指定するアドレスにより処理すべきプログラムがロードされる態様であってもよい。

[0111]

プログラムRAM103ではあらかじめ想定された処理プログラムを格納しているが、このプログラムRAMに格納する処理プログラムは、固定されたものでなく、SIMD型プロセッサー100の外部の記憶部(たとえばハードディスクやメインメモリー)に命令セットとして格納しておき、必要に応じてダウンロードする。

[0112]

このような構成とすることで、SIMD型プロセッサー100は汎用の並列処理プロセッサーとして利用できるのみでなく、内部に処理プログラムを格納することで処理速度を向上させることが可能となる。また、必要な処理プログラムを組み合わせて使用できるので、いわばプログラマブルなプロセッサーとして使用可能となり、利便性が著しく向上する。なお、中断処理の内容によっては、プログラムRAM103の内容も中断情報としてデータRAM104に格納してもよい。

[0113]

なお、データRAM104には、処理プログラムに対応したパラメーターデータを格納するので、スタックとせずにアドレス指定して管理してもよい。図7はデータRAM104の使用態様の一例を示した概念図であり、同図(a)は中断情報格納前、同図(b)は中断情報格納後の状態をそれぞれ示したものである。図に示したように、アドレス指定することにより任意の場所に中断情報を格納可能となる。

[0114]

以上説明したように、本実施の形態にかかるSIMD型プロセッサーは、処理を即座に中断して割込処理を実行することができ、これにより、並列処理を効率的におこなうことが可能となる。特に一連の並列処理が組み合わさったジョブに時間がかかる場合に、優先度を考慮して割込処理を実行させる必要が生じる場合に利便性が高くなる。

[0115]

また、プログラムRAMを内蔵したことで、外部からプログラムをロードする 必要がなく割込処理を即時に実行することが可能となる。また、プログラムRA Mに必要なプログラムを組み合わせて使用するので汎用プロセッサーもしくはプ ログラマブルなプロセッサーとして使用することができ、利便性が高くなる。

[0116]

また、データRAMを内蔵したことで、割り込みされたジョブの状態を保存、 退避することが可能となり、処理の重複が発生せず、かつ、割込処理が終了した 際には、即時に割込処理直前のジョブの再開が可能となり、並列処理を効率的に おこなうことが可能となる。

[0117]

〔実施の形態2〕

実施の形態2では、効率的に並列処理をおこなう並列処理装置について説明する。図8は、この発明の本実施の形態にかかる並列処理装置の構成の一例を示した図である。並列処理装置800は、主に演算をおこなう中央処理装置801と、主に情報を記憶する記憶装置802と、主に他の装置などとの間で入出力をお

こなう入出力装置803と、から構成される。なお、804はバスを示す。

[0118]

中央処理装置801は、与えられたデータに対して並列処理をおこなうSIM D型演算部810と、SIMD型演算部810の計算結果をシフト等させSIM D型演算部810で再計算する際に使用する結合網830と、SIMD型演算部810に対して処理すべきデータとSIMD型演算部810で並列処理するのに必要な命令を付与し、また結合網830を制御する制御装置820と、から構成される。

[0119]

記憶装置802は、中央処理装置801において並列処理を実行させるプログラムを格納したプログラムRAM840と、中央処理装置801において並列処理されるデータを格納するデータRAM850とから構成される。なお、プログラムRAM840とデータRAM850は、中央処理装置801で並列処理する際のプログラムやデータを格納するだけでなく、通常のデータやプログラムも格納する。すなわち、これらのRAMは汎用のRAMである。汎用のRAMを使用することで、装置を安価に構築することが可能となる。

[0120]

また、入出力装置803には、キーボードやマウスのような入力装置860と、ディスプレイやプリンターなどの出力装置870と、MOやCD-Rなどの補助記憶装置880とから構成される。

[0121]

また、SIMD型演算部810は、演算処理をおこなう複数の同等なプロセッサーエレメントPEおよびPEの計算結果を格納する複数の同等のローカルメモリーMとからなる。プロセッサーエレメントPEは実施の形態1と同様にALUとレジスターから構成される。

[0122]

図8から明らかなように、並列処理装置800は、実施の形態1のSIMD型プロセッサー100(図1参照)の各構成部分を全(すべ)て内包する構成をとる。したがって、その作用効果も共通するため、ここでは、異なる作用効果につ

いて説明する。SIMD型プロセッサー100は、プロセッサー内部にプログラムRAM103やデータRAM104を内包していたが、並列処理装置800は記憶装置802にそれぞれプログラムRAM840およびデータRAM850を備える。すなわち、プログラムRAM840およびデータRAM850の配設場所は限定されたものではない。

[0123]

このように構成すると、たとえば実施の形態1にいう割込処理であるジョブ2に関するデータおよび命令を、中央処理装置801の外部から、すなわち、記憶装置802からロードする分だけ処理が遅くなる場合(タイムラグが発生する場合)がある。しかしながら、プロセッサーにプログラムRAM840もしくはデータRAM850を内包しない分だけ、装置設計の自由度を確保できるという利点がある。

[0124]

記憶装置802と中央処理装置801の間で命令およびデータを転送するバス804の管理を効率的におこなうことによりタイムラグの発生を最小限にとどめることが可能となる。処理効率を向上させるために、たとえば、バス804の中に、プログラムRAM840およびデータRAMと中央処理装置801との間で使用する専用バスを設けてもよい。

[0125]

SIMD型プロセッサー100を使用するか、並列処理装置800を使用するかは、発生するタイムラグ、設計の自由度および処理内容による。一度に扱うデータがギガバイト~テラバイトであると、実質上1チップでSIMD型プロセッサーを構築できなくなるので、このような場合は、図8に示したようにデータRAM850を、中央処理装置801外部に設けた方が効率的な並列処理をおこなえる。

[0126]

また、データRAM850は汎用のRAMであり、中央処理装置801の外部に設けられているので、実質的にその容量に制約がない。したがって、割込要求が多数発生するようなプログラムを実行する場合に、中断情報を幾重にも格納可

能とすることができ、この点でも効率的な並列処理をおこなえるといえる。

[0127]

また、図8から明らかなように制御装置820はローカルメモリーMを直接制御可能としている。したがって、結合網830との組合せによって、つぎのような逐次型の処理が可能となる。プロセッサーエレメントPEが計算した結果をローカルメモリーMに格納し、ローカルメモリーMの内容を制御装置820が全(すべ)て読み出す。つぎに結合網830を制御してローカルメモリーMの内容を隣接するプロセッサーエレメントPEに格納する。

[0128]

すると、本来的には並列処理とは各プロセッサーエレメントPEが独立に処理をおこなうものであるところ、他のプロセッサーエレメントPEの結果を反映して、逐次型の処理をおこなっていると考えることができる。よって、ジョブをおこなわせるプログラムを工夫することにより逐次型の処理を並列処理することが可能となる。なお、このような結合網はSIMD型プロセッサー100に内包させてもよい。

[0129]

以上説明したように、本実施の形態にかかる並列処理装置は、処理を即座に中断して割込処理を実行することができ、これにより、並列処理を効率的におこなうことが可能となる。また、一度に処理すべきデータが大量である場合、すなわち、プロセッサー内にデータRAMなどを内包できない場合に、外部に退避領域を設け、効率的な処理を図ることができる。

[0130]

〔実施の形態3〕

つぎに、実施の形態1のSIMD型プロセッサーを備えた画像処理装置について説明する。図9は、この発明の本実施の形態にかかる画像処理装置の構成を機能的に示したブロック図である。図9において、画像処理装置は、以下に示す5つのユニットを含む構成である。

[0131]

上記5つのユニットとは、画像データ制御ユニット900と、画像データを読

み取る画像読取ユニット901と、画像を蓄積する画像メモリーを制御して画像 データの書込み/読出しをおこなう画像メモリー制御ユニット902と、画像デ ータに対し加工編集等の画像処理を施す画像処理ユニット903と、画像データ を転写紙等に書き込む画像書込ユニット904と、である。

[0132]

上記各ユニットは、画像データ制御ユニット900を中心に、画像読取ユニット901と、画像メモリー制御ユニット902と、画像処理ユニット903と、画像書込ユニット904とがそれぞれ画像データ制御ユニット900に接続されている。なお、使用の態様によってはファクシミリの送受信をおこなうファクシミリユニットを画像データ制御ユニット900に接続してもよい。

[0133]

(画像データ制御ユニット900)

画像データ制御ユニット900によりおこなわれる処理としては以下のような ものがある。たとえば、

[0134]

- (1) データのバス転送効率を向上させるためのデータ圧縮処理(一次圧縮)
- (2) 一次圧縮データの画像データへの転送処理、
- (3) 画像合成処理(複数ユニットからの画像データを合成することが可能である。また、データバス上での合成も含む。)、
 - (4)画像シフト処理(主走査および副走査方向の画像のシフト)、
 - (5) 画像領域拡張処理(画像領域を周辺へ任意量だけ拡大することが可能)
 - (6)画像変倍処理(たとえば、50%または200%の固定変倍)、
 - (7) パラレルバス・インターフェース処理、
- (8) シリアルバス・インターフェース処理(後述するプロセス・コントロー ラー1011とのインターフェース)、
 - (9) パラレルデータとシリアルデータのフォーマット変換処理、
- (10) 画像読取ユニット901とのインターフェース処理、

(11) 画像処理ユニット903とのインターフェース処理、

等である。なお、(3)画像合成処理については、画像処理ユニット903によりおこなってもよい。

[0135]

(画像読取ユニット901)

画像読取ユニット901によりおこなわれる処理としては以下のようなものが ある。たとえば、

[0136]

- (1) 光学系による原稿反射光の読み取り処理、
- (2) CCD (Charge Coupled Device:電荷結合素子) での電気信号への変換処理、
 - (3) A/D変換器でのデジタル化処理、
 - (4)シェーディング補正処理(光源の照度分布ムラを補正する処理)、
- (5)スキャナーγ補正処理(読み取り系の濃度特性を補正する処理)、 等である。なお、(4)シェーディング補正処理および(5)スキャナーγ補正 処理については、画像処理ユニット903によりおこなってもよい。

[0137]

(画像メモリー制御ユニット902)

画像メモリー制御ユニット902によりおこなわれる処理としては以下のようなものがある。たとえば、

[0138]

- (1)システム・コントローラーとのインターフェース制御処理、
- (2) パラレルバス制御処理(パラレルバスとのインターフェース制御処理)
- (3)ネットワーク制御処理、
- (4)シリアルバス制御処理(複数の外部シリアルポートの制御処理)、
- (5)内部バスインターフェース制御処理(操作部とのコマンド制御処理)、
- (6) ローカルバス制御処理(システム・コントローラーを起動させるための ROM、RAM、フォントデータのアクセス制御処理)、

- (7) メモリー・モジュールの動作制御処理(メモリー・モジュールの書き込み/読み出し制御処理等)、
- (8) メモリー・モジュールへのアクセス制御処理(複数のユニットからのメ モリー・アクセス要求の調停をおこなう処理)、
- (9) データの圧縮/伸張処理(メモリー有効活用のためのデータ量の削減するための処理)、
- (10)画像編集処理(メモリー領域のデータクリア、画像データの回転処理、 メモリー上での画像合成処理等)、

等である。なお、(9)データの圧縮/伸張処理については、画像処理ユニット 903によりおこなってもよい。

[0139]

(画像処理ユニット903)

画像処理ユニット903によりおこなわれる処理としては以下のようなものが ある。たとえば、

[0140]

- (1)シェーディング補正処理(光源の照度分布ムラを補正する処理)、
- (2)スキャナーγ補正処理(読み取り系の濃度特性を補正する処理)、
- (3) MTF補正処理、
- (4) 平滑処理、
- (5) 主走査方向の任意変倍処理、
- (6)濃度変換(γ変換処理:濃度ノッチに対応)、
- (7) 単純多値化処理、
- (8) 単純二値化処理、
- (9) 誤差拡散処理、
- (10) ディザ処理、
- (11)ドット配置位相制御処理(右寄りドット、左寄りドット)、
- (12)孤立点除去処理、
- (13)像域分離処理(色判定、属性判定、適応処理)、
- (14)密度変換処理、

等である。

[0141]

(画像書込ユニット904)

画像書込ユニット904によりおこなわれる処理としては以下のようなものが ある。たとえば、

[0142]

- (1) エッジ平滑処理(ジャギー補正処理)、
- (2)ドット再配置のための補正処理、
- (3) 画像信号のパルス制御処理、
- (4) パラレルデータとシリアルデータのフォーマット変換処理、

等である。なお、(1) エッジ平滑処理については、画像処理ユニット903に よりおこなってもよい。

[0143]

(デジタル複合機のハードウエア構成)

つぎに、本実施の形態にかかる画像処理装置がデジタル複合機を構成する場合のハードウエア構成について説明する。図10は本実施の形態にかかる画像処理 装置のハードウエア構成の一例を示したブロック図である。

[0144]

図10のプロック図において、本実施の形態にかかる画像処理装置は、読取ユニット1001と、センサー・ボード・ユニット1002と、画像データ制御部1003と、画像処理プロセッサー1004と、ビデオ・データ制御部1005と、作像ユニット(エンジン)1006とを備える。また、本実施の形態にかかる画像処理装置は、シリアルバス1010を介して、プロセス・コントローラー1011と、RAM1012と、ROM1013とを備える。

[0145]

また、本実施の形態にかかる画像処理装置は、パラレルバス1020を介して、画像メモリー・アクセス制御部1021とファクシミリ制御ユニット1024とを備え、さらに、画像メモリー・アクセス制御部1021に接続されるメモリー・モジュール1022と、システム・コントローラー1031と、RAM10

32と、ROM1033と、操作パネル1034とを備える。

[0146]

ここで、上記各構成部と、図9に示した各ユニット900~904との関係について説明する。すなわち、読取ユニット1001およびセンサー・ボード・ユニット1002により、図9に示した画像読取ユニット901の機能を実現する。また同様に、画像データ制御部1003により、画像データ制御ユニット900機能を実現する。また同様に、画像処理プロセッサー1004により画像処理ユニット903の機能を実現する。

[0147]

また同様に、ビデオ・データ制御部1005および作像ユニット(エンジン) 1006により画像書込ユニット904を実現する。また同様に、画像メモリー・アクセス制御部1021およびメモリー・モジュール1022により画像メモリー制御ユニット902を実現する。

[0148]

つぎに、各構成部の内容について説明する。原稿を光学的に読み取る読取ユニット1001は、ランプとミラーとレンズから構成され、原稿に対するランプ照 射の反射光をミラーおよびレンズにより受光素子に集光する。

[0149]

受光素子、たとえばCCDは、センサー・ボード・ユニット1002に搭載され、CCDにおいて電気信号に変換された画像データはデジタル信号に変換された後、センサー・ボード・ユニット1002から出力(送信)される。

[0150]

センサー・ボード・ユニット1002から出力(送信)された画像データは画像データ制御部1003に入力(受信)される。機能デバイス(処理ユニット)およびデータバス間における画像データの伝送は画像データ制御部1003が全(すべ)て制御する。

[0151]

画像データ制御部1003は、画像データに関し、センサー・ボード・ユニット1002、パラレルバス1020、画像処理プロセッサー1004間のデータ

転送、画像データに対するプロセス・コントローラー1011と画像処理装置の全体制御を司るシステム・コントローラー1031との間の通信をおこなう。また、RAM1012はプロセス・コントローラー1011のワークエリアとして使用され、ROM1013はプロセス・コントローラー1011のブートプログラム等を記憶している。

[0152]

また、プロセス・コントローラー1011は、後述する画像処理プロセッサー 1004に割込処理要求を送信する。使用の態様によってはシステム・コントローラー1031が送信してもよい。また、RAM1012は、画像処理プロセッサー1004で使用する並列処理に関するプログラムを多種格納しており、必要に応じて画像処理プロセッサー1004に送信する。

[0153]

センサー・ボード・ユニット1002から出力(送信)された画像データは画像データ制御部1003を経由して画像処理プロセッサー1004に転送(送信)され、光学系およびデジタル信号への量子化にともなう信号劣化(スキャナー系の信号劣化とする)を補正し、再度、画像データ制御部1003へ出力(送信)される。

[0154]

画像メモリー・アクセス制御部1021は、メモリー・モジュール1022に 対する画像データの書き込み/読み出しを制御する。また、パラレルバス102 0に接続される各構成部の動作を制御する。また、RAM1032はシステム・ コントローラー1031のワークエリアとして使用され、ROM1033はシス テム・コントローラー1031のブートプログラム等を記憶している。

[0155]

操作パネル1034は、画像処理装置がおこなうべき処理を入力する。たとえば、処理の種類(複写、ファクシミリ送信、画像読込、プリント等)および処理の枚数等を入力する。これにより、画像データ制御情報の入力をおこなうことができる。なお、ファクシミリ制御ユニット1024の内容については後述する。

[0156]

つぎに、読み取った画像データにはメモリー・モジュール1022に蓄積して 再利用するジョブと、メモリー・モジュール1022に蓄積しないジョブとがあ り、それぞれの場合について説明する。メモリー・モジュール1022に蓄積す る例としては、1枚の原稿について複数枚を複写する場合に、読取ユニット10 01を1回だけ動作させ、読取ユニット1001により読み取った画像データを メモリー・モジュール1022に蓄積し、蓄積された画像データを複数回読み出 すという方法がある。

[0157]

メモリー・モジュール1022を使わない例としては、1枚の原稿を1枚だけ 複写する場合に、読み取り画像データをそのまま再生すればよいので、画像メモ リー・アクセス制御部1021によるメモリー・モジュール1022へのアクセ スをおこなう必要はない。

[0158]

まず、メモリー・モジュール1022を使わない場合、画像処理プロセッサー1004から画像データ制御部1003へ転送されたデータは、再度画像データ制御部1003から画像処理プロセッサー1004へ戻される。画像処理プロセッサー1004においては、センサー・ボード・ユニット1002におけるCCDによる輝度データを面積階調に変換するための画質処理をおこなう。

[0159]

画質処理後の画像データは画像処理プロセッサー1004からビデオ・データ 制御部1005に転送される。面積階調に変化された信号に対し、ドット配置に 関する後処理およびドットを再現するためのパルス制御をおこない、その後、作 像ユニット1006において転写紙上に再生画像を形成する。

[0160]

つぎに、メモリー・モジュール1022に蓄積し画像読み出し時に付加的な処理、たとえば画像方向の回転、画像の合成等をおこなう場合の画像データの流れについて説明する。画像処理プロセッサー1004から画像データ制御部1003へ転送された画像データは、画像データ制御部1003からパラレルバス1020を経由して画像メモリー・アクセス制御部1021に送られる。

[0161]

ここでは、システム・コントローラー1031の制御に基づいて画像データと メモリー・モジュール1022のアクセス制御、外部PC (パーソナル・コンピューター)1023のプリント用データの展開、メモリー・モジュール1022 の有効活用のための画像データの圧縮/伸張をおこなう。

[0162]

画像メモリー・アクセス制御部1021へ送られた画像データは、データ圧縮 後メモリー・モジュール1022へ蓄積され、蓄積された画像データは必要に応 じて読み出される。読み出された画像データは伸張され、本来の画像データに戻 し画像メモリー・アクセス制御部1021からパラレルバス1020を経由して 画像データ制御部1003へ戻される。

[0163]

画像データ制御部1003から画像処理プロセッサー1004への転送後は画質処理、およびビデオ・データ制御部1005でのパルス制御をおこない、作像ユニット1006において転写紙上に再生画像を形成する。

[0164]

画像データの流れにおいて、パラレルバス1020および画像データ制御部1 003でのバス制御により、デジタル複合機の機能を実現する。ファクシミリ送 信機能は読み取られた画像データを画像処理プロセッサー1004にて画像処理 を実施し、画像データ制御部1003およびパラレルバス1020を経由してファクシミリ制御ユニット1024へ転送する。ファクシミリ制御ユニット102 4にて通信網へのデータ変換をおこない、公衆回線(PN)1025へファクシ ミリデータとして送信する。

[0165]

一方、受信されたファクシミリデータは、公衆回線(PN)1025からの回線データをファクシミリ制御ユニット1024にて画像データへ変換され、パラレルバス1020および画像データ制御部1003を経由して画像処理プロセッサー1004へ転送される。この場合、特別な画質処理はおこなわず、ビデオ・データ制御部1005においてドット再配置およびパルス制御をおこない、作像

ユニット1006において転写紙上に再生画像を形成する。なお、画像処理が必要な場合は、画像処理プロセッサー1004において適宜画像処理をおこなう。

[0166]

複数ジョブ、たとえば、コピー機能、ファクシミリ送受信機能、プリンター出力機能が並行に動作する状況において、読取ユニット1001、作像ユニット1006およびパラレルバス1020の使用権のジョブへの割り振りをシステム・コントローラー1031およびプロセス・コントローラー1011において制御する。なお、割り振られた使用権のうち画像処理プロセッサー1004で処理が必要なジョブについては、前述したように割込要求信号を発して、画像処理プロセッサー1004においておこなわれているジョブとの関係において、処理を置換するかが決定される。

[0167]

プロセス・コントローラー1011は画像データの流れを制御し、システム・コントローラー1031はシステム全体を制御し、各リソースの起動を管理する。また、デジタル複合機の機能選択は操作パネル(操作部)1034において選択入力し、コピー機能、ファクシミリ機能等の処理内容を設定する。

[0168]

システム・コントローラー1031とプロセス・コントローラー1011は、パラレルバス1020、画像データ制御部1003およびシリアルバス1010を介して相互に通信をおこなう。具体的には、画像データ制御部1003内においてパラレルバス1020とシリアルバス1010とのデータ・インターフェースのためのデータフォーマット変換をおこなうことにより、システム・コントローラー1031とプロセス・コントローラー1011間の通信をおこなう。

[0169]

(画像処理ユニット903/画像処理プロセッサー1004)

つぎに、画像処理ユニット903を構成する画像処理プロセッサー1004における処理の概要について説明する。図11は本実施の形態にかかる画像処理装置の画像処理プロセッサー1004の処理の概要を機能的に示したブロック図である。

[0170]

図11のブロック図において、画像処理プロセッサー1004は、第1入力I /F1101と、スキャナー画像処理部1102と、第1出力I/F1103と、第2入力I/F1104と、画質処理部1105と、第2出力I/F1106とを含む構成となっている。なお、図ではスキャナー画像処理部1102と画質処理部1105が別々に表されているが、必ずしも別々の処理部とすることなく、後述するSIMD型演算部で処理するものとして一体に構成してもよい。

[0171]

上記構成において、読み取られた画像データはセンサー・ボード・ユニット1002、画像データ制御部1003を介して画像処理プロセッサー1004の第1入力インターフェース(I/F)1101からスキャナー画像処理部1102へ伝達される。

[0172]

スキャナー画像処理部1102は読み取られた画像データの劣化を補正することを目的とし、具体的には、シェーディング補正、スキャナー γ 補正、MTF補正等をおこなう。補正処理ではないが、拡大/縮小の変倍処理もおこなうことができる。読み取り画像データの補正処理が終了すると、第1出力インターフェース(I/F)1103を介して画像データ制御部1003へ画像データを転送する。

[0173]

転写紙への出力の際は、画像データ制御部1003からの画像データを第2入 カI/F1104より受信し、画質処理部1105において面積階調処理をおこなう。画質処理後の画像データは第2出力 I/F1106を介してビデオ・データ制御部1005または画像データ制御部1003へ出力される。

[0174]

画質処理部1105における面積階調処理は、濃度変換処理、ディザ処理、誤差拡散処理等があり、階調情報の面積近似を主な処理とする。一旦、スキャナー画像処理部1102により処理された画像データをメモリー・モジュール102 2に蓄積しておけば、画質処理部1105により画質処理を変えることによって 種々の再生画像を確認することができる。

[0175]

たとえば、再生画像の濃度を振って(変更して)みたり、ディザマトリクスの 線数を変更してみたりすることにより、再生画像の雰囲気を容易に変更すること ができる。この際、処理を変更するごとに画像を読取ユニット1001からの読 み込みをやり直す必要はなく、メモリー・モジュール1022から蓄積された画 像データを読み出すことにより、同一画像データに対して、何度でも異なる処理 を迅速に実施することができる。

[0176]

つぎに、画像処理プロセッサー1004の内部構成について説明する。図12 は本実施の形態にかかる画像処理装置の画像処理プロセッサー1004の内部構成を示したブロック図であり、図13は、図12を詳細に示したブロック図である。図12のブロック図において、画像処理プロセッサー1004は、外部とのデータおよび制御信号の入出力に関し、複数個の入出力ポート(データ入出力用バス)1201を備え、それぞれデータの入力および出力を任意に設定することができる。

[0177]

また、入出力ポート1201と接続するように内部にバス・スイッチ/ローカル・メモリー群1202を備え、使用するメモリー領域、データバスの経路をメモリー制御部1203において制御する。入力されたデータおよび出力のためのデータは、バス・スイッチ/ローカル・メモリー群1202をバッファー・メモリーとして割り当て、それぞれに格納し、外部とのI/Fを制御される。このバススイッチ・ローカルメモリー群は、実施の形態1におけるデータレジスター群107に相当する。

[0178]

バス・スイッチ/ローカル・メモリー群1202に格納された画像データに対してSIMD型演算部1204において各種処理をおこない、出力結果(処理された画像データ)を再度バス・スイッチ/ローカル・メモリー群1202に格納する。

[0179]

プログラムRAM1205、データRAM1206におけるパラメーターデータの内容はシリアルI/F1208を通じて、プロセス・コントローラー1011からホスト・バッファー1207にダウンロードされる。なお、シリアルI/F1208は図11におけるシリアルI/F1108と同一のものである。また、データRAM1206は、割込処理に必要なデータたとえばラインデータ等をあらかじめ入力しておくために、入出力ポート1201にも接続されている。また、プロセス・コントローラー1011がグローバルプロセッサー1209内のプログラムカウンタ値を読み出して、処理の経過を把握する。

[0180]

処理の内容を変えたり、システムで要求される処理形態が変更になる場合は、SIMD型演算部1204が参照するプログラムRAM1205およびデータRAM1206の内容を更新して対応する。ここで、パラメーターデータ等は、シリアルI/F1208を介してRAM1012から、処理対象となるデータについては画像データ制御部1003から入出力ポート1201を介して入力する。

[0181]

(SIMD型プロセッサーの構成)

図14はSIMD型演算部1204の概略構成を示した説明図である。実施の 形態1で説明したようにSIMDは複数のデータに対し、単一の命令を並列に実 行させるもので、複数のPE (プロセッサー・エレメント)より構成される。

[0182]

それぞれのPEはデータを格納するレジスター(Reg)1401、他のPEのレジスターをアクセスするためのマルチプレクサー(MUX)1402、バレルシフター(Shift Expand)1403、ALU1404、論理結果を格納するアキュムレータ(A)1405、アキュムレータ1405の内容を一時的に退避させるテンポラリー・レジスター(F)1406から構成される。このReg1401は、図1におけるデータレジスターR0~Rnに対応しており、図13から明らかなように本実施の形態ではn=19である。また、MUX1402は、図8における結合網830と同じ役割をはたす。

[0183]

各レジスター1401はアドレスバスおよびデータバス(リード線およびワード線)に接続されており、処理を規定する命令コード、処理の対象となるデータを格納する。レジスター1401の内容はALU1404に入力され、演算処理結果はアキュムレータ1405に格納される。結果をPE外部に取り出すために、テンポラリー・レジスター1406に一旦退避させる。テンポラリー・レジスター1406の内容を取り出すことにより、対象データに対する処理結果が得られる。この取出制御はグローバルプロセッサー1209がおこなう。

[0184]

たとえば、図14ではPEは8つのみ示しているが、読取ユニット1001で1ライン224画素として画像データを取り込む場合には、PEを224個設けてもよい。演算に際しては、各画素の画像データをレジスター1401に配置し、PEにおいて同一の命令コードで演算処理させれば、1画素ずつ逐次処理するよりも短時間で1ライン分の処理結果が得られる。特に、空間フィルター処理、シェーディング補正処理はPEごとの命令コードは演算式そのもので、PE全(すべ)てに共通に処理を実施することができる。

[0185]

命令コードは各PEに同一内容で与え、処理の対象データをPEごとに異なる 状態で与え、隣接PEのレジスター1401の内容をマルチプレクサー1402 において必要に応じて参照し、演算結果は並列処理され、各アキュムレータ14 05に出力される。なお、並列演算処理は逐次型演算処理で得意とする処理、た とえば2画素前の処理結果を注目画素に反映させるような計算が不得意であると されるが、これは、レジスター1401およびMUX1402を組み合わせるこ とにより、解消される。

[0186]

図15は、逐次型の処理をおこなうことができるレジスターの格納の仕方を説明する説明図である。GDは画素データを表すものとする。第n画素の処理に前後2画素ずつの画素を参照する必要がある処理を考える。このときグローバルプロセッサー1209の制御の下、レジスター1401に図のように格納場所をず

らして5つのコピーを引き渡す。後は、プログラムにしたがって順次処理することにより逐次型の処理を並列処理することができる。なお、計算結果をつぎの画素に反映させるような場合は、MUX1402を用いてシフトさせレジスター1401に格納すればよい。

[0187]

(画像データ制御ユニット900/画像データ制御部1003)

つぎに、画像データ制御ユニット900を構成する画像データ制御部1003 における処理の概要について説明する。図16は本実施の形態にかかる画像処理 装置の画像データ制御部1003の処理の概要を示したブロック図である。

[0188]

図16のブロック図において、画像データ入出力制御部1601は、センサー・ボード・ユニット1002からの画像データを入力(受信)し、画像処理プロセッサー1004に対して画像データを出力(送信)する。すなわち、画像データ入出力制御部1601は、画像読取ユニット901と画像処理ユニット903(画像処理プロセッサー1004)とを接続するための構成部であり、画像読取ユニット901により読み取られた画像データを画像処理ユニット903へ送信するためだけの専用の入出力部であるといえる。

[0189]

また、画像データ入力制御部1602は、画像処理プロセッサー1004でスキャナー画像補正された画像データを入力(受信)する。入力された画像データはパラレルバス1020における転送効率を高めるために、データ圧縮部1603においてデータ圧縮処理をおこなう。その後、データ変換部1604を経由し、パラレルデータ I / F 1 6 0 5 を介してパラレルバス1020へ送出される。

[0190]

パラレルバス1020からパラレルデータI/F1605を介して入力される画像データは、バス転送のために圧縮されているため、データ変換部1604を経由してデータ伸張部1606へ送られ、そこでデータ伸張処理をおこなう。伸張された画像データは画像データ出力制御部1607において画像処理プロセッサー1004へ転送される。

[0191]

また、画像データ制御部1003は、パラレルデータとシリアルデータの変換機能も備えている。システム・コントローラー1031はパラレルバス1020にデータを転送し、プロセス・コントローラー1011はシリアルバス1010にデータを転送する。画像データ制御部1003は2つのコントローラーの通信のためにデータ変換をおこなう。

[0192]

また、シリアルデータI/Fは、シリアルバス1010を介してプロセス・コントローラーとのデータのやりとりをする第1シリアルデータI/F1608と、画像処理プロセッサー1004とのデータのやりとりに用いる第2シリアルデータI/F1609を備える。画像処理プロセッサー1004との間に独立に1系統持つことにより、画像処理プロセッサー1004とのインターフェースを円滑化することができる。

[0193]

コマンド制御部1610は、入力された命令にしたがって、上述した画像データ制御部1003内の各構成部および各インターフェースの動作を制御する。

[0194]

(画像書込ユニット904/ビデオ・データ制御部1005)

つぎに、画像書込ユニット904の一部を構成するビデオ・データ制御部10 05における処理の概要について説明する。図17は本実施の形態にかかる画像 処理装置のビデオ・データ制御部1005の処理の概要を示したブロック図であ る。

[0195]

図17のブロック図において、ビデオ・データ制御部1005は、入力される画像データに対して、作像ユニット1006の特性に応じて、追加の処理をおこなう。すなわち、エッジ平滑処理部1701がエッジ平滑処理によるドットの再配置処理をおこない、パルス制御部1702がドット形成のための画像信号のパルス制御をおこない、上記の処理がおこなわれた画像データを作像ユニット1006へ出力する。

[0196]

画像データの変換とは別に、パラレルデータとシリアルデータのフォーマット変換機能を備え、ビデオ・データ制御部1005単体でもシステム・コントローラー1031とプロセス・コントローラー1011の通信に対応することができる。すなわち、パラレルデータを送受信するパラレルデータI/F1703と、シリアルデータを送受信するシリアルデータI/F1704と、パラレルデータI/F1703およびシリアルデータI/F1704により受信されたデータを相互に変換するデータ変換部1705とを備えることにより、両データのフォーマットを変換する。

[0197]

(画像メモリー制御ユニット902/画像メモリー・アクセス制御部1021) つぎに、画像メモリー制御ユニット902の一部を構成する画像メモリー・アクセス制御部1021における処理の概要について説明する。図18は本実施の形態にかかる画像処理装置の画像メモリー・アクセス制御部1021の処理の概要を示したブロック図である。

[0198]

図18のブロック図において、画像メモリー・アクセス制御部1021は、パラレルバス1020との画像データのインターフェースを管理し、また、メモリー・モジュール1022への画像データのアクセス、すなわち格納(書込み)/ 読出しを制御し、また、主に外部のPC1023から入力されるコードデータの画像データへの展開を制御する。

[0199]

そのために、画像メモリー・アクセス制御部1021は、パラレルデータI/F1801と、システム・コントローラーI/F1802と、メモリー・アクセス制御部1803と、ラインバッファー1804と、ビデオ制御部1805と、データ圧縮部1806と、データ伸張部1807と、データ変換部1808と、を含む構成である。

[0200]

ここで、パラレルデータI/F1801は、パラレルバス1020との画像デ

ータのインターフェースを管理する。また、メモリー・アクセス制御部1803 は、メモリー・モジュール1022への画像データのアクセス、すなわち格納(書込み)/読出しを制御する。

[0201]

また、入力されたコードデータは、ラインバッファー1804において、ローカル領域でのデータの格納をおこなう。ラインバッファー1804に格納されたコードデータは、システム・コントローラーI/F1802を介して入力されたシステム・コントローラー1031からの展開処理命令に基づき、ビデオ制御部1805において画像データに展開される。

[0202]

展開された画像データもしくはパラレルデータI/F1801を介してパラレルバス1020から入力された画像データは、メモリー・モジュール1022に格納される。この場合、データ変換部1808において格納対象となる画像データを選択し、データ圧縮部1806においてメモリー使用効率を上げるためにデータ圧縮をおこない、メモリー・アクセス制御部1803にてメモリー・モジュール1022のアドレスを管理しながらメモリー・モジュール1022に画像データを格納(書込)する。

[0203]

メモリー・モジュール1022に格納(蓄積)された画像データの読み出しは、メモリー・アクセス制御部1803において読み出し先アドレスを制御し、読み出された画像データをデータ伸張部1807において伸張する。伸張された画像データをパラレルバス1020へ転送する場合、パラレルデータI/F1801を介してデータ転送をおこなう。

[0204]

(ユニット構成)

つぎに、本実施の形態にかかる画像処理装置のユニット構成について説明する。図19は、画像処理装置がデジタル複合機の場合のユニット構成の一例を示したブロック図である。

[0205]

図19に示したようにデジタル複合機の場合においては、画像読取ユニット901、画像エンジン制御ユニット1900、画像書込ユニット904の3つのユニットで構成され、各ユニットはそれぞれ単独のPCB基板で管理できる。

[0206]

画像読取ユニット901は、CCD1901、A/D変換モジュール1902、ゲイン制御モジュール1903等から構成され、光学的に読み取られた光学画像情報をデジタル画像信号に変換する。

[0207]

画像エンジン制御ユニット1900は、システム・コントローラー1031、 プロセス・コントローラー1011、画像メモリー制御ユニット902内のメモリー・モジュール1022を中心に構成し、画像処理プロセッサー1004、画像メモリー・アクセス制御部1021およびバス制御をおこなう画像データ制御部1003をひとまとまりとして扱う。

[0208]

また、画像書込ユニット904は、ビデオ・データ制御部1005を中心に作像ユニット1006を含む構成である。

[0209]

これらのユニット構成において、画像読取ユニット901の仕様、性能が変更になった場合、デジタル複合機のシステムでは画像読取ユニット901のみを変更すれば、データ・インターフェースは保持されているので他のユニットは変更する必要がない。また、作像ユニット(エンジン)1006が変更になった場合、画像書込ユニット904のみ変更すればシステムの再構築が可能となる。

[0210]

このように、入出力デバイスに依存するユニットは別々な構成でシステムを構築するので、データ・インターフェースが保持されている限り、最小ユニットの交換のみでシステムのアップグレードがおこなえる。

[0211]

図19に示した画像エンジン制御ユニット1900の構成において、画像処理 プロセッサー1004、画像データ制御部1003、画像メモリー・アクセス制 御部1021の各モジュール(構成部)は独立なモジュールで構成する。したがって、画像エンジン制御ユニット1900からコントローラーへの転用は不要なモジュールを削除することで、共通モジュールは汎用的に使用されている。このように、画像エンジン制御用のモジュール、コントローラー用のモジュールを別々に作成せずに、同様な機能は共通のモジュールを使用することで実現している

[0212]

(画像処理の内容)

つぎに、本実施の形態にかかる画像処理装置の画像処理の内容について説明する。図20は、本実施の形態にかかる画像処理装置のスキャナーの概略(空間フィルターの一例)を示した説明図である。MTF補正機能は空間フィルターの構成により実現する。

[0213]

図20において、二次元の空間フィルターが、A~Yまでのフィルター係数をともなって構成される場合に、入力画像データに関しては、全(すべ)ての画像に同一の演算処理でフィルター処理を実施している。たとえば、入力画像データ(i行、j列)を中心にして空間フィルター処理をおこなう場合、それぞれi行、j列の画像に対し、対応する係数との演算処理理をおこなう。(i, j)の画素は係数値Mとの演算をそれぞれおこない、フィルターマトリクス内の計算結果が、注目画素(i, j)の処理結果として出力される。

[0214]

注目画素が(i, j+1)の場合、(i, j+1)の画素は係数値Mとの演算をおこない、(i, j+2)の画素は係数値Nとの演算をおこない、フィルターマトリクス内の計算結果が、注目画素(i, j+1)の処理結果として出力される。

[0215]

入力画像データが異なり、処理のためのパラメーターが共通な処理となっている。この空間フィルター処理において、係数値A~Yの値は固定ではなく、入力

画像の特性、所望の画像品質に応じて値は任意に変更できる。また変更できない と画像処理機能の柔軟性が確保できなくなる場合がある。

[0216]

画像処理プロセッサー1004での実施は、係数値をプロセス・コントローラー1011よりダウンロードし、読み取りユニットの構成が変更になり、読み取り画像劣化の特性が変更になっても、ロードするデータの内容を変更することでシステムの変更に対応できる。

[0217]

図21は、本実施の形態にかかる画像処理装置のシェーディング補正の概略を示した説明図である。また、図22は、本実施の形態にかかる画像処理装置のシェーディング・データの概略を示した説明図である。シェーディング補正は照明系の照度分布に基づく反射光特性の不均一性を補正するもので、原稿の読み取りに先立ち濃度が均一な基準白板を読み取り、シェーディング補正のための基準データを生成し、このシェーディング・データに基づき、読み取り画像の読み取り位置に依存する反射分布の正規化をおこなう。

[0218]

図22に示したように、シェーディング・データは、原稿読み取り位置nに依存して反射分布が異なる。原稿読み取り位置の端部では均一濃度の白板が暗く読まれる。Snは読み取り位置nでの白板読み取り信号レベルを示しており、Sn が大きいほど明るく読まれたことを示している。

[0219]

シェーディング補正は、位置に依存するデータに関して、同一内容の処理を各 読み取り画像データに対し実施することでランプの光量分布ムラを補正する。図 21に示すSデータは、図22に示した白板読み取りによって生成されたシェー ディング・データである。また、図21に示したDデータは、各読み取りライン の読み取り画像データである。また、nは読み取り位置を示す。

[0220]

Cデータは、Dデータのシェーディング補正後のデータであり、

C n = A * (D n / S n)

で正規化される。ここで、Aは正規化係数である。

[0221]

画像処理プロセッサー1004においては、Sデータをローカル・メモリーに 格納し、入力されたDデータに対し対応するDn、Sn間で補正演算をおこなう

[0222]

(データフロー)

つぎに、メモリー・モジュール1022に画像を蓄積する処理について説明する。図23および図24は、本実施の形態にかかるメモリー・モジュール102 2に画像を蓄積する処理をともなうデジタル複合機としての画像処理装置のデータフローを示した説明図である。

[0223]

図23は、読取ユニット1001からメモリー・モジュール1022までの流れを示し、図24は、メモリー・モジュール1022から作像ユニット1006までの流れを示す。なお、各処理は、画像データ制御部1003の制御によりバスおよびユニット間のデータフローが制御されることによりおこなわれる。

[0224]

図23において、読取ユニット1001およびセンサー・ボード・ユニット1002が読み取り制御をおこなう(ステップS2301)。つぎに、画像データ制御部1003が、画像データの入力処理および出力制御をおこなう(ステップS2302)。つぎに、画像処理プロセッサー1004が、入力I/F制御処理をおこない(ステップS2303)、上述したスキャナー画像処理をおこない(ステップS2305)。

[0225]

つぎに、再び、画像データ制御部1003が、画像データの入力処理をおこない(ステップS2306)、データ圧縮(ステップS2307)およびデータ変換(ステップS2308)をおこない、パラレルI/F制御処理をおこなう(ス

テップS2309)。

[0226]

つぎに、画像メモリー・アクセス制御部1021が、パラレルI/F制御処理をおこない(ステップS2310)、データ変換(ステップS2311)およびさらにデータ圧縮(ステップS2312)をおこない、メモリー・モジュール1022に対してメモリー・アクセス制御をおこなう(ステップS2313)。それにより、メモリー・モジュール1022に画像データが記憶される(ステップS2314)。

[0227]

また、図24において、メモリー・モジュール1022に記憶されている画像データ(ステップS2401)に対し、画像メモリー・アクセス制御部1021が、メモリー・アクセス制御をおこない(ステップS2402)、データ伸張(ステップS2403)およびデータ変換(ステップS2404)をおこない、パラレルI/F制御処理をおこなう(ステップS2405)。

[0228]

つぎに、画像データ制御部1003が、パラレルI/F制御処理をおこない(ステップS2406)、データ変換(ステップS2407)およびデータ伸張(ステップS2408)をおこない、画像データ出力制御をおこなう(ステップS2409)。

[0229]

つぎに、画像処理プロセッサー1004が、入力I/F制御処理をおこない(ステップS2410)、画質処理をおこない(ステップS2411)、出力I/F制御処理をおこなう(ステップS2412)。

[0230]

つぎに、ビデオ・データ制御部1005が、エッジ平滑処理をおこない(ステップS2413)、パルス制御をおこない(ステップS2414)、その後、作像ユニット1006が作像処理をおこなう(ステップS2415)。

[0231]

読み取り画像データに関しては画像処理プロセッサー1004でのスキャナー

画像処置を、作像ユニット1006へ出力のための画像データに関しては画像処理プロセッサー1004での画質処理を独立に実施する。

[0232]

また、スキャナー画像処理と画質処理は並行して動作可能であり、読み取り画像はファクシミリ送信に対し実施し、並行してあらかじめメモリー・モジュール1022に蓄積されている画像データを画質処理の内容を変えながら転写紙へ出力することができる。

[0233]

(ファクシミリ制御ユニット1024の構成)

つぎに、ファクシミリ制御ユニット1024の機能的な構成について説明する。図25は、本実施の形態における画像処理装置のファクシミリ制御ユニット1 024の構成を示したブロック図である。

[0234]

図25のブロック図において、ファクシミリ制御ユニット1024は、ファクシミリ送受信部2501と外部I/F2502とから構成される。ここで、ファクシミリ送受信部2501は、画像データを通信形式に変換して外部回線に送信し、また、外部からのデータを画像データに戻して外部I/F2502およびパラレルバス1020を介して作像ユニットにおいて記録出力する。

[0235]

ファクシミリ送受信部 2 5 0 2 は、ファクシミリ画像処理部 2 5 0 3、画像メモリー 2 5 0 4、メモリー制御部 2 5 0 5、データ制御部 2 5 0 6、画像圧縮伸 張部 2 5 0 7、モデム 2 5 0 8 および網制御装置 2 5 0 9 を含む構成である。

[0236]

このうち、ファクシミリ画像処理に関し、受信画像に対する二値スムージング 処理は、図17に示したビデオ・データ制御部1005内のエッジ平滑処理部1 701においておこなう。また、画像メモリー2504に関しても、出力バッフ ァー機能に関しては画像メモリー・アクセス制御部1021およびメモリー・モ ジュール1022にその機能の一部を移行する。

[0237]

このように構成されたファクシミリ送受信部2501では、画像データの伝送を開始するとき、データ制御部2506がメモリー制御部2505に指令し、画像メモリー2504から蓄積している画像データを順次読み出させる。読み出された画像データは、ファクシミリ画像処理部2503によって元の信号に復元されるとともに、密度変換処理および変倍処理がなされ、データ制御部2506に加えられる。

[0238]

データ制御部2506に加えられた画像データは、画像圧縮伸張部2507によって符号圧縮され、モデム2508によって変調された後、網制御装置2509を介して宛先へと送出される。そして、送信が完了した画像情報は、画像メモリー2504から削除される。

[0239]

受信時には、受信画像は一旦画像メモリー2504に蓄積され、その時に受信画像を記録出力可能であれば、1枚分の画像の受信を完了した時点で記録出力する。また、複写動作時に発呼されて受信を開始したときは、画像メモリー2504の使用率が所定値、たとえば80%に達するまでは画像メモリー2504に蓄積し、画像メモリー2504の使用率が80%に達した場合には、その時に実行している書き込み動作を強制的に中断し、受信画像を画像メモリー2504から読み出し記録出力する。

[0240]

このとき画像メモリー2504から読み出した受信画像は画像メモリー2504から削除し、画像メモリー2504の使用率が所定値、たとえば10%まで低下した時点で中断していた書き込み動作を再開し、その書き込み動作を全(すべ)て終了した時点で、残りの受信画像を記録出力する。また、書き込み動作を中断した後に、再開できるように中断時における書き込み動作のための各種パラメーターを内部的に退避し、再開時に、パラメーターを内部的に復帰する。

[0241]

(画像処理方法の一連の処理)

つぎに、本実施の形態にかかる画像処理方法における一連の処理の内容につい

て説明する。図26は、本実施の形態にかかる画像処理方法における一連の処理 の手順を示したフローチャートである。

[0242]

図26のフローチャートにおいて、まず、画像データ制御部1003は、他の構成部 (ユニット) から画像データを受信したか否かを判断する (ステップS2601)。ここで、画像データの受信を待って、画像データを受信した場合 (ステップS2601肯定)は、つぎに、上記受信した画像データに関する画像データ制御情報があるか否かを判断する (ステップS2602)。

[0243]

画像データ制御情報とは、すなわち、受信した画像データに対してどのような 処理(制御)をするかに関する情報であり、上述したように、処理の種類(複写、ファクシミリ送信、画像読込、プリント等)およびプリント等の場合は処理の 枚数等が記憶されている。また通常、画像データ制御情報は、操作者による入力 操作により入力されるが、当該入力操作がなくても、画像データの種類等、画像 データ特有の特徴により、「画像データ制御情報あり」と判断することができる

[0244]

ステップS2602において、画像データ制御情報がない場合(ステップS2602)は、画像データ制御情報の入力要求をおこなう(ステップS2603)。入力要求としては、たとえば、操作パネル1034等にその旨を表示することにより操作者に画像データ制御情報の入力を促す等がある。

[0245]

その後、操作者からの画像データ制御情報の入力(たとえば、操作パネル1034の操作ボタンの押下等)があったか否かを判断し(ステップS2604)、画像データ制御情報の入力ない場合(ステップS2604否定)は、ステップS2603へ移行し、画像データ制御情報の入力があるまで入力要求をおこなう。一方、入力要求があった場合は、ステップS2605へ移行する。

[0246]

ステップS2605においては、上記画像データ制御情報を取得する。その後

、取得した画像データ制御情報に基づいて、受信した画像データの送信先が、画像メモリー・アクセス制御部1021またはファクシミリ制御ユニット1024であるか否かを判断する(ステップS2606)。

[0247]

ステップS2606において、受信した画像データの送信先が、画像メモリー・アクセス制御部1021またはファクシミリ制御ユニット1024である場合 (ステップS2606肯定) は、上記画像データをパラレルバス1020へ送信する (ステップS2608)。その後、ステップS2601へ移行し、新たな画像データの受信を待つ。

[0248]

一方、ステップS2606において、受信した画像データの送信先が、画像メモリー・アクセス制御部1021またはファクシミリ制御ユニット1024以外である場合(ステップS2606否定)は、つぎに、上記受信した画像データの送信先が、画像処理プロセッサー1004であるか否かを判断する(ステップS2607)。

[0249]

ステップS2607において、上記受信した画像データの送信先が、画像処理プロセッサー1004である場合(ステップS2607肯定)は、上記画像データを画像処理プロセッサー1004へ送信する(ステップS2609)。送信された画像データはSIMD型演算部1204で並列処理される(ステップS2610)。その後、ステップS2601へ移行し、新たな画像データの受信を待つ

[0250]

一方、ステップS2607において、上記受信した画像データの送信先が、画像処理プロセッサー1004でない場合(ステップS2607否定)は、上記画像データは、書き込みされるデータであると判断し、ビデオ・データ制御部1005へ送信する(ステップS2611)。その後、ステップS2601へ移行し、新たな画像データの受信を待つ。このようにして、画像データ制御部1003は画像データの送受信処理を繰り返しおこなう。

[0251]

本実施の形態においてはSIMD型プロセッサーを画像処理プロセッサー1004に適用した場合を主として説明したが、SIMD型プロセッサーは画像処理にのみ使用が限定されるわけではなく、各機能ユニット、具体的には、画像読取ユニット901、画像データ制御ユニット900、画像書込ユニット904、画像メモリー制御ユニット902、ファクシミリ制御ユニット1024のいずれに使用してもよい。

[0252]

つぎに、機能分割した場合の装置構成について説明する。

(単体スキャナーのハードウエア構成)

本実施の形態にかかる画像処理装置が単体スキャナーを構成する場合のハードウエア構成について説明する。図27は本実施の形態にかかる画像処理装置のハードウエア構成の別の一例を示したブロック図である。なお、図10に示したハードウエア構成のブロック図と同一の構成部については同一の符号を付してその説明を省略する。

[0253]

ハードウエアのシステム構成において図27に示した単体スキャナーと図10 に示したデジタル複合機と大きく異なる点は、作像ユニット1006がない点で ある。作像ユニットが不要なのでビデオ・データ制御部1005も装着されない

[0254]

読取ユニット1001において読み込まれた画像データは、センサー・ボード・ユニット1002においてデジタル変換され、画像データ制御部1003を介して画像処理プロセッサー1004に転送された後、画像処理プロセッサー1004において単体スキャナーとして要求される画像処理をおこなう。

[0255]

単体スキャナーとして要求される主な画像処理は、読み取られた画像の劣化補正であるが、画面を使った表示装置に適する階調処理もおこなうことができる。 したがって、転写紙を対象とした画質処理とは異なる処理が多い。 [0256]

ここで、画像処理プロセッサー1004をプログラマブルな演算処理装置(具体的にはSIMD型プロセッサー100もしくは並列処理装置800)により構成することで、転写紙への画質処理、画面への階調処理に関して必要な処理手順のみを設定すればよく、画質処理の手順と階調処理の手順を常に両方持ち合わせる必要はないことになる。

[0257]

階調処理後の画像データは画像データ制御部1003へ転送され、パラレルバス1020を経由して画像メモリー・アクセス制御部1021に送信される。ここで、バッファー・メモリーとしてメモリー・モジュール1022を使用し、PC1023に付属するドライバーに対して画像データを転送することにより、スキャナー機能を実現する。

[0258]

デジタル複合機と同様に、システム・コントローラー1031とプロセス・コントローラー1011により画像データおよびシステムのリソース管理をおこなう。

[0259]

(単体プリンターのハードウエア構成)

つぎに、本実施の形態にかかる画像処理装置が単体プリンターを構成する場合のハードウエア構成について説明する。図28は本実施の形態にかかる画像処理装置のハードウエア構成の別の一例を示したブロック図である。なお、図10に示したハードウエア構成のブロック図と同一の構成部については同一の符号を付してその説明を省略する。

[0260]

ハードウエアのシステム構成において図28に示した単体プリンターと図10に示したデジタル複合機と大きく異なる点は、読取ユニット1001がない点である。画像の読み取りが不要なのでセンサー・ボード・ユニット1002、画像処理プロセッサー1004とも装着されない。また、画像データはパラレルバス1020からビデオ・データ制御部1005へ直結するため画像データ制御部1

003も不要とすることができる。この場合は、ビデオ・データ制御部1005にSIMD型プロセッサーを用いてもよい。たとえばエッジ平滑処理部1701に使用してもよい。

[0261]

PC1023からプリント出力するための画像データ(コードデータ)は画像メモリー・アクセス制御部1021から入力する。画像メモリー・アクセス制御部1021においてシステム・コントローラー1031の制御のもと、コードデータを画像データに展開する。展開先のメモリーはメモリー・モジュール1022を使用する。

[0262]

つぎに、メモリー・モジュール1022から画像データを読み出し、パラレルバス1020を経由してビデオ・データ制御部1005へ転送する。ビデオ・データ制御部1005ではドット再配置、パルス制御をおこない、作像ユニット1006において転写紙上に再生画像を形成する。

[0263]

システム・コントローラー1031による画像データの展開、プロセス・コントローラー1011による画像データの出力をそれぞれおこなう。システム・コントローラー1031とプロセス・コントローラー1011間のパラレルデータとシリアルデータのフォーマット変換はビデオ・データ制御部1005内でおこなうようにしてもよい。

[0264]

単体プリンターとしての装置構成の一例を図29に示す。単体プリンターにおいては、デジタル複合機と同じ作像ユニット(エンジン)1006を使う場合、デジタル複写機と画像書込ユニット904を共有することができる。

[0265]

画像処理装置を単体プリンターとして用いる場合は、画像読取ユニット901 は必要なく、デジタル複合機のシステム構成から画像読取ユニット901は取り 除く。画像エンジン制御ユニット1900はデジタル複合機と共通にしても機能 は達成できるが、スペックオーバーとなる。また、画像処理プロセッサー100 4は不要であるため、システムに最適なコントローラーを別な基板で構成し、コストの最適化を図ることができる。

[0266]

また、図30および図31は、本実施の形態にかかるメモリー・モジュール1022に画像を蓄積する処理をともなう単体プリンターとしての画像処理装置のデータフローを示した説明図である。図30は、PC1023からメモリー・モジュール1022までの流れを示し、図31は、メモリー・モジュール1022から作像ユニット1006までの流れを示す。

[0267]

図30において、PC1023が画像データを出力し(ステップS3001)、画像メモリー・アクセス制御部1021がラインバッファーによりに画像データを保持し(ステップS3002)、ビデオ制御し(ステップS3003)、データ変換(ステップS3004)およびデータ圧縮(ステップS3005)をおこない、メモリー・モジュール1022に対してメモリー・アクセス制御をおこなう(ステップS3006)。それにより、画像データはメモリー・モジュール1022に記憶される。

[0268]

図31において、メモリー・モジュール1022に記憶されている画像データ (ステップS3101) に対し、画像メモリー・アクセス制御部1021が、メモリー・アクセス制御をおこない (ステップS3102)、データ伸張 (ステップS3103) およびデータ変換 (ステップS3104) をおこない、パラレル I/F制御処理をおこなう (ステップS3105)。

[0269]

つぎに、ビデオ・データ制御部1005が、エッジ平滑処理をおこない(ステップS3106)、パルス制御をおこない(ステップS3107)、その後、作像ユニット1006が作像処理をおこなう(ステップS3108)。

[0270]

このように、PC1023からのコードデータを画像データに変換し一旦メモリー・モジュール1022に蓄積すれば、複数部数を出力する場合、データの展

開時間は1回だけであるので、毎回展開処理するコントローラーに比べ、印字パフォーマンスは向上する。

[0271]

また、メモリー・モジュール1022から読み出された画像データはビデオ・データ制御部1005での後処理の内容を変更することで、同一画像に対し複数のバリエーションで転写紙に再生画像を形成できる。さらにSIMD型プロセッサー100を使用して高速に処理することができる。なお、ビデオ・データ制御部1005のエッジ平滑処理、パルス制御処理のパラメーターを変更するたびにコードデータを画像データに展開する必要はない。

[0272]

以上説明したように、本実施の形態にかかる画像処理装置は、SIMD型プロセッサーを用いて画像データの処理パフォーマンスの最適化を図ることができ、これにより、多機能を実現する際のシステムにおける各資源の有効活用を図り、システム全体として最適な制御が可能となる。

[0273]

また、本実施の形態にかかる画像処理装置は、画像メモリーを有効に活用することができるとともに、蓄積画像の処理の最適化を図ることができ、画像メモリー制御の入出力デバイスへの適応化を制御することができる。また、画像データの画像処理の最適化を図ることができ、画像処理の入出力デバイスへの適応化を制御することができる。

[0274]

また、プログラムを変更することにより、システム仕様変更、機能追加に容易に対応することができる。また、画像処理手段がSIMD型プロセッサーにより構成されるので、高速な演算処理により画像処理をおこなうことができる。

[0275]

また、ファクシミリ画像の送受信処理において、画像メモリーを有効利用する ことができる。

[0276]

また、画像読取ユニットおよび/または画像データ制御ユニットおよび/また

は画像メモリー制御ユニットおよび/または画像処理ユニットおよび/または画像書込ユニットおよび/またはファクシミリ制御ユニットをそれぞれ独立のユニットとして構成するので、MFP、単体スキャナー、単体プリンター等、データ処理系が似ている機器の作り分けを容易におこなうことができ、低コストで多機能なシステムを構築できる。

[0277]

また、画像データ制御情報を入力するので、入力された画像データ制御情報により画像データの処理パフォーマンスの最適化を図ることができる。さらに、画像処理アルゴリズムおよび処理のためのパラメーターを容易に更新でき、プロセッサーやデータ転送のパフォーマンスが異なるシステムでも最小限のユニットの変更のみでシステムに追従でき、メモリーを複数の機能動作で有効に利用することができる。これにより、設計者がデジタル複合機の機能の向上を容易に図ることができ、かつ、デジタル複合機を利用する利用者に対して最新のアルゴリズムの提供をうけることができる。

[0278]

なお、本実施の形態で説明した画像処理方法は、あらかじめ用意されたプログラムをパーソナル・コンピューターやワークステーション等のコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フロッピーディスク、CD-ROM、MO、DVD等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、上記記録媒体を介して、インターネット等のネットワークを介して配布することができる。

[0279]

【発明の効果】

以上説明したように、請求項1に記載の発明によれば、並列処理手段が与えられたデータに対して演算処理を施す演算手段を複数用いて並列処理をおこない、データ付与手段が前記並列処理手段に対して演算処理されるべきデータを付与し、命令付与手段が前記演算手段のそれぞれに対して前記演算処理を施すための同一の命令を付与し、入力手段が前記並列処理手段において並列処理されるべき他

の並列処理がある旨の割込要求を入力し、判断手段が前記入力手段により入力された割込要求にかかる並列処理である割込処理をおこなうべきか否かを判断し、中断手段が前記判断手段により前記割込処理をおこなうべきと判断された場合に前記並列処理手段によりおこなわれている並列処理を中断し、制御手段が前記データ付与手段と前記命令付与手段とを制御して前記中断手段により中断された並列処理に替えて前記割込処理において演算処理されるべきデータを前記並列処理手段へ付与し前記割込処理をおこなうために必要な同一の命令を前記演算手段のそれぞれに付与するので、処理を即座に中断して割込処理を実行することができ、これにより、並列処理を効率的におこなうことが可能なSIMD型プロセッサーが得られるという効果を奏する。

[0280]

また、請求項2に記載の発明によれば、請求項1に記載の発明において、命令格納手段が前記命令を格納するので、割込処理を含め並列処理に必要な命令をプロセッサー外部からロードすることなく、割込処理を含め並列処理を即座に実行することができ、これにより、並列処理を効率的におこなうことが可能なSIMD型プロセッサーが得られるという効果を奏する。

[0281]

また、請求項3に記載の発明によれば、請求項1または2に記載の発明において、格納手段が前記中断手段により中断された時点のデータおよび命令から構成される中断情報を格納し、検知手段が前記割込処理が終了したか否かを検知し、送信手段が前記検知手段により前記割込処理が終了したと検知された場合に前記格納手段により格納された前記中断情報を元の場所に送信するので、中断した処理の状態をプロセッサー内部に即座に格納し、中断した処理の状態に即座に復帰でき、これにより、並列処理を効率的におこなうことが可能なSIMD型プロセッサーが得られるという効果を奏する。

[0282]

また、請求項4に記載の発明によれば、請求項2または3に記載の発明において、さらに、プログラムカウンタ、および、前記演算手段において使用されるアキュムレータを備え、前記命令格納手段により格納された命令が前記プログラム

カウンタにより指定され、前記演算手段が前記アキュムレータを用いて前記演算 処理を施すので、いわゆる1アドレス方式の処理が可能となり、命令の長さを短 くすることができ、これにより、並列処理を効率的におこなうことが可能なSI MD型プロセッサーが得られるという効果を奏する。

[0283]

また、請求項5に記載の発明によれば、請求項3に記載の発明において、さらに、プログラムカウンタ、前記演算手段において使用されるアキュムレータおよびレジスター、並びに、前記データ付与手段により付与されたデータを格納するデータレジスターを備え、前記中断情報が、前記中断手段により中断された時点のプログラムカウンタ値、アキュムレータおよびレジスターの内容、並びに、データレジスターに格納されたデータから構成されたので、中断した時点に並列処理されていた処理命令などを改めてデコードすることなく、処理を中断した時点のプロセッサーの状態に復元することができ、これにより、並列処理を効率的におこなうことが可能なSIMD型プロセッサーが得られるという効果を奏する。

[0284]

また、請求項6に記載の発明によれば、請求項3に記載の発明において、前記 演算手段により施される演算処理に必要な各種パラメーターデータを前記格納手 段に格納したので、プロセッサー構成を簡素化することができ、これにより、並 列処理を効率的におこなうことが可能なSIMD型プロセッサーが得られるとい う効果を奏する。

[0285]

また、請求項7に記載の発明によれば、並列処理手段が与えられたデータに対して演算処理を施す演算手段を複数用いて並列処理をおこない、データ付与手段が前記並列処理手段に対して演算処理されるべきデータを付与し、命令付与手段が前記演算手段のそれぞれに対して前記演算処理を施すための同一の命令を付与し、入力手段が前記並列処理手段において並列処理されるべき他の並列処理がある旨の割込要求を入力し、判断手段が前記入力手段により入力された割込要求にかかる並列処理である割込処理をおこなうべきか否かを判断し、中断手段が前記判断手段により前記割込処理をおこなうべきと判断された場合に前記並列処理手

段によりおこなわれている並列処理を中断し、制御手段が前記データ付与手段と前記命令付与手段とを制御して前記中断手段により中断された並列処理に替えて前記割込処理において処理されるべきデータを前記並列処理手段へ付与し前記割込処理をおこなうために必要な同一の命令を前記演算手段のそれぞれに付与するので、処理を即座に中断して割込処理を実行することができ、これにより、並列処理を効率的におこなうことが可能な並列処理装置が得られるという効果を奏する。

[0286]

また、請求項8に記載の発明によれば、請求項7に記載の発明において、命令格納手段が前記命令を格納するので、割込処理を含め並列処理に必要な命令を内蔵して、割込処理を含め並列処理を実行することができ、これにより、並列処理を効率的におこなうことが可能な並列処理装置が得られるという効果を奏する。

[0287]

また、請求項9に記載の発明によれば、請求項7または8に記載の発明において、格納手段が前記中断手段により中断された時点のデータおよび命令から構成される中断情報を格納し、検知手段が前記割込処理が終了したか否かを検知し、送信手段が前記検知手段により前記割込処理が終了したと検知された場合に前記格納手段により格納された前記中断情報を元の場所に送信するので、中断した処理の状態を計算機内部に格納し、中断した処理の状態に復帰でき、これにより、並列処理を効率的におこなうことが可能な並列処理装置が得られるという効果を奏する。

[0288]

また、請求項10に記載の発明によれば、請求項7または8に記載の発明において、さらに、プログラムカウンタ、および、前記演算手段において使用されるアキュムレータを備え、前記命令格納手段により格納された命令が前記プログラムカウンタにより指定され、前記演算手段が前記アキュムレータを用いて前記演算処理を施すので、いわゆる1アドレス方式の処理が可能となり、命令の長さを短くすることができ、これにより、並列処理を効率的におこなうことが可能な並列処理装置が得られるという効果を奏する。

[0289]

また、請求項11に記載の発明によれば、請求項9に記載の発明において、さらに、プログラムカウンタ、前記演算手段において使用されるアキュムレータおよびレジスター、並びに、前記データ付与手段により付与されたデータを格納するデータレジスターを備え、前記中断情報が、前記中断手段により中断された時点のプログラムカウンタ値、アキュムレータおよびレジスターの内容、並びに、データレジスターに格納されたデータから構成されたので、中断した時点に並列処理されていた処理命令などを改めてデコードすることなく、処理を中断した時点のプロセッサーの状態に復元することができ、これにより、並列処理を効率的におこなうことが可能な並列処理装置が得られるという効果を奏する。

[0290]

また、請求項12に記載の発明によれば、請求項9に記載の発明において、前 記演算手段により施される演算処理に必要な各種パラメーターデータを前記格納 手段に格納したので、バス管理を簡略化することができ、これにより、並列処理 を効率的におこなうことが可能な並列処理装置が得られるという効果を奏する。

[0291]

また、請求項13に記載の発明によれば、画像データ制御手段が、画像データを読み取る画像読取手段および/または画像メモリーを制御して画像データの書込み/読出しをおこなう画像メモリー制御手段および/または画像データを転写紙等に書き込む画像書込手段と、画像データに対し加工編集等の画像処理を施す画像処理手段に接続し、前記画像読取手段により読み取られた第1の画像データ、前記画像メモリー制御手段により読み出された第2の画像データおよび前記画像処理手段により画像処理が施された第3の画像データのうち、少なくとも前記第3の画像データを受信し、前記第1の画像データ、前記第2の画像データおよび前記第3の画像データを前記画像メモリー制御手段へおよび/または前記画像処理手段へおよび/または前記画像メモリー制御手段へおよび/または前記画像処理手段へおよび/または前記画像メモリー制御手段へおよび/または前記画像処理手段へおよび/または前記画像オータを前記画像メモリー制御手段へおよび/または前記画像処理手段へおよび/または前記画像の理手段に請求項1~6のいずれかーつに記載のSIMD型プロセッサーもしくは請求項7~12のいずれかーつに記載の並列処理装置を備えたので、割込処理可能なSIMD型プロセ

ッサーもしくは並列処理装置を用いて、画像データの処理パフォーマンスの最適 化を図ることができ、これにより、多機能を実現する際のシステムにおける各資 源の有効活用を図りつつ、システム全体として最適な画像処理をおこなうことが 可能な画像処理装置が得られるという効果を奏する。

[0292]

また、請求項14に記載の発明によれば、画像メモリー制御手段が、画像デー タを読み取る画像読取手段および/または画像データを転写紙等に書き込む画像 書込手段と、画像データに対し加工編集等の画像処理を施す画像処理手段に接続 し、前記画像読取手段により読み取られた第1の画像データと前記画像処理手段 により画像処理が施された第2の画像データのうち、少なくとも前記第2の画像 データを受信し、前記第1の画像データと第2の画像データのうち、少なくとも 前記第2の画像データを画像メモリーに記憶するとともに、前記画像メモリーに 記憶されている画像データを前記画像処理手段へおよび/または前記画像書込手 段へ送信し、前記各手段のうち少なくとも前記画像処理手段に請求項1~6のい ずれか一つに記載のSIMD型プロセッサーもしくは請求項7~12のいずれか 一つに記載の並列処理装置を備えたので、画像メモリーを有効に活用することが できるとともに、割込処理可能なSIMD型プロセッサーもしくは並列処理装置 を介して蓄積画像の処理の最適化を図ることができ、これにより、多機能を実現 する際のシステムにおける各資源の有効活用を図りつつ、システム全体として最 適な画像処理をおこなうことが可能な画像処理装置が得られるという効果を奏す る。

[0293]

また、請求項15に記載の発明によれば、請求項14に記載の発明において、 前記画像メモリー制御手段が、画像データ制御手段を介して、前記画像処理手段 と、前記画像読取手段および/または前記画像書込手段に接続し、前記画像デー タ制御手段が、前記画像メモリー制御手段と、前記画像処理手段と、前記画像読 取手段および/または前記画像書込手段との間の画像データの送受信をおこなう ので、画像メモリー制御手段の入出力デバイスへの適応化を図ることができ、こ れにより、多機能を実現する際のシステムにおける各資源の有効活用を図りつつ 、システム全体として最適な画像処理をおこなうことが可能な画像処理装置が得 られるという効果を奏する。

[0294]

また、請求項16に記載の発明によれば、画像処理手段が、画像データを読み取る画像読取手段および/または画像メモリーを制御して画像データを転写紙等に
書き込む画像書込手段に接続し、前記画像読取手段により読み取られた第1の画像データを受信し、前記第1の画像データおよび/または第2の画像データを受信し、前記第1の画像データおよび/または第2の画像データに対し加工編集等の画像処理を施すとともに、前記画像処理が施された画像データを前記画像メモリー制御手段へおよび/または前記画像書込手段へ送信し、前記各手段のうち少なくとも前記画像処理手段に請求項1~6のいずれか一つに記載の
SIMD型プロセッサーもしくは請求項7~12のいずれか一つに記載の
理装置を備えたので、割込可能なSIMDプロセッサーもしくは並列処理装置を
用いて画像処理の最適化を図ることができ、これにより、多機能を実現する際の
システムにおける各資源の有効活用を図りつつ、システム全体として最適な画像
処理をおこなうことが可能な画像処理装置が得られるという効果を奏する。

[0295]

また、請求項17に記載の発明によれば、請求項16に記載の画像処理装置において、前記画像処理手段が、画像データ制御手段を介して、前記画像読取手段および/または前記画像メモリー制御手段および/または前記画像書込手段に接続し、前記画像データ制御手段が、前記画像処理手段と、前記画像読取手段および/または前記画像メモリー制御手段および/または前記画像書込手段との間の画像データの送受信をおこなうので、画像処理の入出力デバイスへの適応化を制御することができ、これにより、多機能を実現する際のシステムにおける各資源の有効活用を図りつつ、システム全体として最適な画像処理をおこなうことが可能な画像処理装置が得られるという効果を奏する。

[0296]

また、請求項18に記載の発明によれば、請求項13~17のいずれか一つに

記載の発明において、ファクシミリ制御手段が前記画像メモリー制御手段および /または前記画像データ制御手段に接続し、ファクシミリ画像の送受信をおこな うので、ファクシミリ画像の送受信処理において、画像メモリーを有効活用する ことができ、入出力される画像データを割込可能なSIMD型プロセッサーもし くは並列処理装置を用いて画像処理することができ、これにより、多機能を実現 する際のシステムにおける各資源の有効活用を図りつつ、システム全体として最 適な画像処理をおこなうことが可能な画像処理装置が得られるという効果を奏す る。

[0297]

また、請求項19に記載の発明によれば、請求項13~18のいずれか一つに記載の発明において、前記画像読取手段および/または前記画像データ制御手段および/または前記画像メモリー制御手段および/または前記画像処理手段および/または前記画像書込手段および/または前記ファクシミリ制御手段をそれぞれ独立のユニットとして構成したので、機器の作り分けを容易におこなうことができ、低コストで多機能なシステムを構築でき、これにより、多機能を実現する際のシステムにおける各資源の有効活用を図りつつ、システム全体として最適な画像処理をおこなうことが可能な画像処理装置が得られるという効果を奏する。

[0298]

また、請求項20に記載の発明によれば、請求項1~6のいずれか一つに記載のSIMD型プロセッサーもしくは請求項7~12のいずれか一つに記載の並列処理装置を備えたので、画像データを並列処理する複写機に割込処理を実行させることができ、これにより、並列処理を効率的におこなうことが可能な複写機が得られるという効果を奏する。

[0299]

また、請求項21に記載の発明によれば、請求項1~6のいずれか一つに記載のSIMD型プロセッサーもしくは請求項7~12のいずれか一つに記載の並列処理装置を備えたので、画像データを並列処理するプリンターに割込処理を実行させることができ、これにより、並列処理を効率的におこなうことが可能なプリンターが得られるという効果を奏する。

[0300]

また、請求項22に記載の発明によれば、請求項1~6のいずれか一つに記載のSIMD型プロセッサーもしくは請求項7~12のいずれか一つに記載の並列処理装置を備えたので、画像データを並列処理するファクシミリ装置に割込処理を実行させることができ、これにより、並列処理を効率的におこなうことが可能なファクシミリ装置が得られるという効果を奏する。

[0301]

また、請求項23に記載の発明によれば、請求項1~6のいずれか一つに記載のSIMD型プロセッサーもしくは請求項7~12のいずれか一つに記載の並列処理装置を備えたので、画像データを並列処理するスキャナーに割込処理を実行させることができ、これにより、並列処理を効率的におこなうことが可能なスキャナーが得られるという効果を奏する。

[0302]

また、請求項24に記載の発明によれば、データ付与工程が並列処理を施されるべきデータを付与し、命令付与工程が並列処理を施すために必要な命令を付与し、並列処理工程が前記データ付与工程により付与されたデータに対して前記命令付与工程により付与された命令に基づいて並列処理を施し、入力工程が前記並列処理工程において並列処理が施されている際に並列処理されるべき他の並列処理がある旨の割込要求を入力し、判断工程が前記入力工程により入力された割込要求にかかる並列処理である割込処理を施すべきか否かを判断し、中断工程が前記判断工程により前記割込処理を施すべきと判断された場合に前記並列処理工程により施されている並列処理を施すべきと判断された場合に前記並列処理工程により施されている並列処理を中断し、置換工程が前記中断工程により中断された並列処理に替えて前記割込処理において並列処理を施されるべきデータと前記割込処理を施すために必要な命令を付与するので、処理を即座に中断して割込処理を実行することができ、これにより、並列処理を効率的におこなうことが可能な並列処理方法が得られるという効果を奏する。

[0303]

また、請求項25に記載の発明によれば、請求項24に記載の発明において、 退避工程が前記中断工程により中断された時点のデータおよび命令を退避し、検 知工程が前記割込処理が終了したか否かを検知し、復帰工程が前記検知工程により前記割込処理が終了したと検知された場合に前記退避工程により退避されたデータおよび命令を前記中断工程により中断された時点の状態に復帰するので、中断した並列処理を退避・復帰することができ、これにより、並列処理を効率的におこなうことが可能な並列処理方法が得られるという効果を奏する。

[0304]

また、請求項26に記載の発明によれば、画像データ受信工程が、画像データ の読取処理、蓄積処理、画像(加工編集)処理、書込処理、送受信処理等、画像 データに対する異なる処理をするための複数種の処理ユニットのうち、いずれか の処理ユニットから画像データを受信し、画像データ制御情報取得工程が前記画 像データ受信工程により受信した画像データに対する処理の内容に関する情報を 含む画像データ制御情報を取得し、送信先処理ユニット決定工程が前記画像デー タ制御情報取得工程により取得した画像データ制御情報に基づいて前記画像デー タ受信工程により受信した画像データを送信する送信先処理ユニットを決定し、 送信工程が前記送信先処理ユニット決定工程により決定された送信先処理ユニッ トへ前記画像データを送信し、前記複数種の処理ユニットのうち、少なくとも、 一つの処理ユニットにおける画像データに対する処理について前記請求項24ま たは25に記載の並列処理方法を含んだので、実行中の並列処理に替えて割込処 理をおこない、画像データの処理パフォーマンスの最適化を図ることができ、こ れにより、多機能を実現する際のシステムにおける各資源の有効活用を図りつつ 、システム全体として最適な画像処理をおこなうことが可能な画像処理方法が得 られるという効果を奏する。

[0305]

また、請求項27に記載の発明によれば、請求項26に記載の発明において、 制御情報入力工程が前記画像データ制御情報を入力し、前記画像データ制御情報 取得工程では、前記制御情報入力工程により入力された画像データ制御情報を取 得するので、入力された画像データ制御情報により画像データの処理パフォーマ ンスの最適化を図ることができ、これにより、多機能を実現する際のシステムに おける各資源の有効活用を図りつつ、システム全体として最適な画像処理をおこ なうことが可能な画像処理方法が得られるという効果を奏する。

[0306]

また、請求項28に記載の発明によれば、請求項26または27に記載の発明において、画像データに対する情報劣化を補正する補正処理、もしくは、前記補正処理により補正された画像データまたは画像データに対して作像特性に対応した画質処理に前記画像処理方法を使用したので、読み取られた画像データの画像処理の最適化を図ることができ、これにより、多機能を実現する際のシステムにおける各資源の有効活用を図りつつ、システム全体として最適な画像処理をおこなうことが可能な画像処理方法が得られるという効果を奏する。

[0307]

また、請求項29に記載の発明にかかる記録媒体は、前記請求項24~28のいずれか一つに記載された方法をコンピュータに実行させるプログラムを記録したことで、そのプログラムを機械読み取り可能となり、これによって、請求項24~28の動作をコンピュータによって実現することが可能な記録媒体が得られるという効果を奏する。

【図面の簡単な説明】

【図1】

実施の形態1にかかるSIMD型プロセッサーの構成の一例を示した図である

【図2】

実施の形態1のSIMD型プロセッサーの動作を説明するフローチャートである。

【図3】

実施の形態1のSIMD型プロセッサーにおいて処理の退避および復帰を説明 するフローチャートである。

【図4】

グローバルプロセッサーの制御の下、ジョブ2の中断情報をデータRAMに格納する様子を示した模式図である。

【図5】

グローバルプロセッサーの制御の下、データRAMに格納した中断情報を復帰させる様子を示した模式図である。

【図6】

プログラムRAMに格納された処理プログラムの一例を示した図である。

【図7】

データRAMの使用態様の一例を示した概念図である。

【図8】

実施の形態2にかかる並列処理装置の構成の一例を示した図である。

【図9】

実施の形態3にかかる画像処理装置の構成を機能的に示したブロック図である

【図10】

実施の形態3にかかる画像処理装置のハードウエア構成の一例を示したブロック図である。

【図11】

実施の形態3にかかる画像処理装置の画像処理プロセッサーの処理の概要を機能的に示したブロック図である。

【図12】

実施の形態3にかかる画像処理装置の画像処理プロセッサーの内部構成を示し たプロック図である。

【図13】

図12に示した画像処理プロセッサーの内部構成を詳細に示したブロック図で ある。

【図14】

実施の形態3のSIMD型演算部の概略構成を示した説明図である。

【図15】

実施の形態3のSIMD型演算部において逐次型の処理をおこなうことができるレジスターの格納の仕方を説明する説明図である。

【図16】

実施の形態3にかかる画像処理装置の画像データ制御部の処理の概要を示した ブロック図である。

【図17】

実施の形態3にかかる画像処理装置のビデオ・データ制御部の処理の概要を示したブロック図である。

【図18】

実施の形態3にかかる画像処理装置の画像メモリー・アクセス制御部の処理の 概要を示したブロック図である。

【図19】

画像処理装置がデジタル複合機の場合のユニット構成の一例を示したブロック 図である。

【図20】

実施の形態3にかかる画像処理装置のスキャナーの概略(空間フィルターの一例)を示した説明図である。

【図21】

実施の形態3にかかる画像処理装置のシェーディング補正の概略を示した説明 図である。

【図22】

実施の形態3にかかる画像処理装置のシェーディング・データの概略を示した 説明図である。

【図23】

実施の形態3にかかるメモリー・モジュールに画像を蓄積する処理をともなう デジタル複合機としての画像処理装置のデータフローを示した説明図である。

【図24】

実施の形態3にかかるメモリー・モジュールに画像を蓄積する処理をともなう デジタル複合機としての画像処理装置のデータフローを示した説明図である。

【図25】

実施の形態3における画像処理装置のファクシミリ制御ユニットの構成を示し たブロック図である。 【図26】

実施の形態3にかかる画像処理方法における一連の処理の手順を示したフロー チャートである。

【図27】

実施の形態3にかかる画像処理装置のハードウエア構成の別の一例を示したブロック図である。

【図28】

実施の形態3にかかる画像処理装置のハードウエア構成の別の一例を示したブロック図である。

【図29】

単体プリンターとしての装置構成の一例を示した図である。

【図30】

実施の形態3にかかるメモリー・モジュールに画像を蓄積する処理をともなう 単体プリンターとしての画像処理装置のデータフローを示した説明図である。

【図31】

実施の形態3にかかるメモリー・モジュールに画像を蓄積する処理をともなう 単体プリンターとしての画像処理装置のデータフローを示した説明図である。

【図32】

従来のマイクロプロセッサーにおける演算処理の中心となる部分の一例を示し た概略ブロック図である。

【図33】

従来技術にかかるデジタル複合機のハードウエア構成の一例を示したブロック 図である。

【図34】

SIMD型プロセッサーの演算処理の中心となる部分の一例を示した概略ブロック図である。

【符号の説明】

100 SIMD型プロセッサー

101 SIMD型演算部

- 102 グローバルプロセッサー
- 103 プログラムRAM
- 104 データRAM
- 105 ALU
- 106 レジスター
- 107 データレジスター群
- 800 並列処理装置
- 801 中央処理装置
- 802 記憶装置
- 803 入出力装置
- 804 バス
- 810 SIMD型演算部
- 820 制御装置
- 830 結合網
- 840 プログラムRAM
- 850 データRAM
- 860 入力装置
- 870 出力装置
- 880 補助記憶装置
- 900 画像データ制御ユニット
- 901 画像読取ユニット
- 902 画像メモリー制御ユニット
- 903 画像処理ユニット
- 904 画像書込ユニット
- 1001 読取ユニット
- 1002 センサー・ボード・ユニット
- 1003 画像データ制御部
- 1004 画像処理プロセッサー
- 1005 ビデオ・データ制御部

特2000-087580

- 1006 作像ユニット
- 1010 シリアルバス
- 1011 プロセス・コントローラー
- 1020 パラレルバス
- 1021 画像メモリー・アクセス制御部
- 1022 メモリー・モジュール
- 1024 ファクシミリ制御ユニット
- 1031 システム・コントローラー
- 1034 操作パネル
- 1102 スキャナー画像処理部
- 1105 画質処理部
- 1201 入出力ポート
- 1202 ローカル・メモリー群
- 1203 メモリー制御部
- 1204 SIMD型演算部
- 1205 プログラムRAM
- 1206 データRAM
- 1207 ホスト・バッファー
- 1209 グローバルプロセッサー
- 1401 レジスター
- 1402 マルチプレクサー
- 1405 アキュムレータ
- 1406 テンポラリー・レジスター
- 1601 画像データ入出力制御部
- 1602 画像データ入力制御部
- 1603 データ圧縮部
- 1604 データ変換部
- 1606 データ伸張部
- 1607 画像データ出力制御部


- 1610 コマンド制御部
- 1701 エッジ平滑処理部
- 1702 パルス制御部
- 1705 データ変換部
- 1803 メモリー・アクセス制御部
- 1805 ビデオ制御部
- 1806 データ圧縮部
- 1807 データ伸張部
- 1808 データ変換部
- 1900 画像エンジン制御ユニット
- 1902 変換モジュール
- 1903 ゲイン制御モジュール
- 2501 ファクシミリ送受信部
- 2502 ファクシミリ送受信部
- 2503 ファクシミリ画像処理部
- 2504 画像メモリー
- 2505 メモリー制御部
- 2506 データ制御部
- 2507 画像圧縮伸張部
- 2509 網制御装置
- 3200 プロセッサー
- 3202 レジスター
- 3203 実行ユニット
- 3204 コントローラー
- 3301 読み取りユニット
- 3302 画像処理ユニット
- 3303 ビデオ制御部
- 3304 書き込みユニット
- 3305 メモリー制御ユニット

- 3306 メモリー・モジュール
- 3307 システム・コントローラー
- 3311 マザーボード
- 3312 ファクシミリ制御ユニット
- 3313 プリンター制御ユニット
- 3314 スキャナー制御ユニット
- 3400 SIMD型プロセッサー
- 3402 レジスター
- 3403 実行ユニット
- 3404 コントローラー
 - A アキュムレータ
 - F テンポラリー・レジスター
 - M ローカルメモリー
 - R データレジスター


【書類名】

図面


【図1】









【図3】




【図4】



【図5】



【図6】




【図7】


(a)

			(104
ジョブ1 プログラム用 パラメータデータ	ジョブ2 プログラム用 パラメータデータ	空き領域	·


(b)




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】



【図18】




【図19】




【図20】

	j-2	j-1	j列	j+1	j+2
i-2	Α	В	С	D	Ε
i-1	F	G	Н	-	J
i行	K	L	Μ	Z	0
i+1	Р	Q	R	S	Т
i+2	U	>	W	×	Y


【図21】




【図22】




【図23】




【図24】




【図25】




【図26】



【図27】




【図28】




【図29】


Ó




【図30】




【図31】




【図32】



【図33】



【図34】



【書類名】

要約書

【要約】

【課題】 画像データを含むデータの並列処理を効率的におこなうこと。

【解決手段】 SIMD型プロセッサー100は、与えられたデータに対して演算処理を施すALU105を複数用いて並列処理をおこなうSIMD型演算部101と、レジスター106とデータレジスター群107対して演算処理されるべきデータを付与し、ALU105それぞれに対して同一の命令を付与するグローバルプロセッサー102は割込要求を入力してSIMD型演算部101で他の並列処理である割込処理をおこなうべきか否かを判断し、必要に応じて現在の並列処理を中断し、割込処理において演算処理されるべきデータをレジスター106とデータレジスター群107へ付与し、割込処理に必要な同一の命令をALU105それぞれに付与する。

【選択図】

図 1

出願人履歴情報

識別番号

[000006747]

1. 変更年月日 1990年 8月24日

[変更理由] 新規登録

住 所 東京都大田区中馬込1丁目3番6号

氏 名 株式会社リコー